——9999计数器模块 四输出 设计要求频率计为四段显示,故计数器采用0~~9999计数,可以很好的利用数码管,以及增加频率计的精确度。模块内包含俩个进程,一为计数进程,二为时基信号控制计数模块数据输出进程。
资源简介:——9999计数器模块 四输出 设计要求频率计为四段显示,故计数器采用0~~9999计数,可以很好的利用数码管,以及增加频率计的精确度。模块内包含俩个进程,一为计数进程,二为时基信号控制计数模块数据输出进程。
上传时间: 2016-08-17
上传用户:zsjinju
资源简介:使用vriloge硬件描述语言设计数字频率计,其对于高频测量精确,可测范围0—99999999HZ,在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求
上传时间: 2016-08-29
上传用户:无聊来刷下
资源简介:用单片机AT89s52和epm7128设计的频率计
上传时间: 2013-09-01
上传用户:671145514
资源简介:用单片机AT89s52和epm7128设计的频率计
上传时间: 2015-11-07
上传用户:ommshaggar
资源简介:单片机结合简单外围计数电路设计的频率计,内附电路和c源代码
上传时间: 2013-12-30
上传用户:luopoguixiong
资源简介:用VHDL语言设计的频率计,经过验证,没有问题
上传时间: 2013-12-08
上传用户:15736969615
资源简介:课程设计-数字频率计 能够很好实现频率计功能
上传时间: 2013-12-15
上传用户:电子世界
资源简介:设计数字频率计的程序及实验报告,可直接仿照本程序进行设计
上传时间: 2014-01-17
上传用户:zhouchang199
资源简介:用51设计的频率计,非常实用,阐释了设计思想和原理。
上传时间: 2017-06-21
上传用户:cc1915
资源简介:关于利用凌阳单片机所设计的频率计,包含所有资料内容
上传时间: 2014-01-02
上传用户:王者A
资源简介:四位十进制数字频率计: 测量范围:1Hz~10kHz; 显示时间不少于1S; 具有记忆显示的功能,即在测量过程中 刷新数据,等结束后才显示测量结果,给出待测信号的频率值,并保存到下一次测量结束。
上传时间: 2013-12-22
上传用户:sdq_123
资源简介:基于51的单片机设计的电容计的完整源代码,可以实现电容测量范围为1pF-9999.99uF,也可以实现简单的频率计功能,能测量0-60MHz的数字信号频率(TTL电平)。
上传时间: 2017-07-30
上传用户:xsnjzljj
资源简介:基于VHDL的数字频率计的设计(非常的实用
上传时间: 2013-06-06
上传用户:我们的船长
资源简介:用AVR 音乐合成: 1.音乐数据存放于芯片的flash存贮器中2.PA口显示不同的音阶变化。 3.音乐数据的低四位选择音调频率,高四位*5后,为音调持续时间。
上传时间: 2016-11-20
上传用户:顶得柱
资源简介:本文描述的是数字式频率计的设计过程,其中包含了所用到的VHDl语言的源代码,和仿真图型,是比较完整描述的设计数字频率计的文章
上传时间: 2013-12-23
上传用户:520
资源简介:1.6个数码管动态扫描显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能,时、分定闹即可,无需时、分、秒定闹。要求使用...
上传时间: 2016-08-02
上传用户:thuyenvinh
资源简介:1.6个数码管静态显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示...
上传时间: 2013-12-09
上传用户:lili123
资源简介:本实验要求设计一个简易的频率计,实现对标准的方波信号进行频率测量,并把测量的结果送到8 位的数码管显示,所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输入的方波进行计数,把所得数据保存在计数器里,经过译码器处理之后,然后送...
上传时间: 2013-11-08
上传用户:kaixinxin196
资源简介:本实验要求设计一个简易的频率计,实现对标准的方波信号进行频率测量,并把测量的结果送到8 位的数码管显示,所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输入的方波进行计数,把所得数据保存在计数器里,经过译码器处理之后,然后送...
上传时间: 2013-11-20
上传用户:avensy
资源简介:减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲...
上传时间: 2015-03-28
上传用户:zycidjl
资源简介:// 语法制导翻译器设计示范程序 // ----- 算数表达式四元式翻译(递归子程序法) // 要求:1. 读懂该程序,并上机调试成功; // 2. 运行该程序,输入源表达式(字母:表示变量,数字:表示常数。) // 3. 反复运行,考查输出的各种四元式的正确性。 ...
上传时间: 2015-06-19
上传用户:wangzhen1990
资源简介:简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真结果,然后将各个功能模块组合起来。最后作整体仿真、...
上传时间: 2016-03-20
上传用户:qq521
资源简介:四进制计数器模块,使用VHDL语言编写,在ISE8.1中经过测试的模型
上传时间: 2014-11-28
上传用户:jyycc
资源简介:基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9...
上传时间: 2013-12-01
上传用户:frank1234
资源简介:MEALY状态机的输出是现态和输入的函数.在SRAM控制器状态机中,写有效WE不仅和WRITE状态有关,还和总线命令WRITE_MASK有关.这样,输出WE信号按设计要求表示为现态WRITE和现态输入WRITE_MASK的函数.本程序基于VHDL,开发环境为MAXPLUS2
上传时间: 2013-12-30
上传用户:851197153
资源简介:PLL 时钟模块 Quartus II平台的简单设计实例 附仿真波形
上传时间: 2014-11-12
上传用户:小草123
资源简介:介绍了中文液晶显示模块3 种常见的操作时序,并针对不同的协议和控制模式,提供了其与单片机4 种不同的接口电路,同时列出了相应的参考程序。实际使用时,可以根据电路设计要求,选择不同的显示接口电路。
上传时间: 2016-07-21
上传用户:恋天使569
资源简介:实验四 频率计 实验要求:设计一个有效位为4位的十进制的数字频率计。
上传时间: 2014-01-14
上传用户:牛津鞋
资源简介:用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。
上传时间: 2016-08-02
上传用户:pinksun9
资源简介:本程序设计一个基于FPGA的4相步进电机定位控制系统。由步进电机方向设定电路模块、步进电机步进移动与定位控制模块和编码输出模块构成。前两个模块完成电机旋转方向设定,激磁方式设定和定位角度的换算等工作,后一个模块用于对换算后的角度量编码输出。
上传时间: 2014-01-02
上传用户:daguda