4位数据比较器 通过VHDL语言设计出4位数据比较器

相 关 资 源

• 4位数据比较器 通过VHDL语言设计出4位数据比较器免费下载

  资源简介：4位数据比较器 通过VHDL语言设计出4位数据比较器，了解EDA对数字电路设计的效率和可靠性有极大地提高

  标签： VHDL 数据 比较器 语言

  上传时间： 2016-08-12

  上传用户：1079836864

• 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。免费下载

  资源简介：采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满...

  标签： VHDL 100 MHz

  上传时间： 2013-12-25

  上传用户：zycidjl

• 采用VHDL语言设计一个4通道的数据采集控制模块.免费下载

  资源简介：采用VHDL语言设计一个4通道的数据采集控制模块.

  标签： VHDL 数据采集

  上传时间： 2022-04-25

  上传用户：

• 四位全家器的VHDL语言模块免费下载

  资源简介：四位全家器的VHDL语言模块，已经在ISE8.1上经过测试通过

  标签： VHDL 家 语言 模块

  上传时间： 2015-06-21

  上传用户：lwwhust

• 4bit ALU 利用VHDL语言编写的4位ALU 开发环境是在windows下免费下载

  资源简介：4bit ALU 利用VHDL语言编写的4位ALU 开发环境是在windows下

  标签： ALU windows 4bit VHDL

  上传时间： 2015-05-04

  上传用户：litianchu

• 这是用VHDL语言写的32位分频器的程序免费下载

  资源简介：这是用VHDL语言写的32位分频器的程序，可直接运行，看结果，欢迎使用。多指正，交流。

  标签： VHDL 语言 分频器 程序

  上传时间： 2015-05-11

  上传用户：chenlong

• 通过VHDL语言编写的计数器程序,可以在一吗器显示管上分段显示小时,分,秒,并且可以分别清零免费下载

  资源简介：通过VHDL语言编写的计数器程序,可以在一吗器显示管上分段显示小时,分,秒,并且可以分别清零

  标签： VHDL 分 语言 编写

  上传时间： 2013-12-16

  上传用户：s363994250

• 电子EDA,VHDL语言设计8位的fifo数据缓冲器的VHDL源程序免费下载

  资源简介：电子EDA,VHDL语言设计8位的fifo数据缓冲器的VHDL源程序

  标签： VHDL fifo VHDL EDA

  上传时间： 2016-01-10

  上传用户：wweqas

• 通过VHDL语言实现四位无符号数的加法免费下载

  资源简介：通过VHDL语言实现四位无符号数的加法，四位拨位置数，用数码管输出结果

  标签： VHDL 语言 符号 加法

  上传时间： 2013-12-21

  上传用户：wfeel

• 在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形免费下载

  资源简介：在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形仿真 下载芯片测试 完成了抄表器的功能

  标签： VHDL PLUS MAX RTL

  上传时间： 2013-12-26

  上传用户：myworkpost

• 8位全加器的VHDL语言描述免费下载

  资源简介：8位全加器的VHDL语言描述，有需要的顶一下。

  标签： VHDL 8位 全加器 语言

  上传时间： 2017-05-30

  上传用户：aysyzxzm

• 自己使用VHDL语言编写的24位寄存器.主要用于DDS中免费下载

  资源简介：自己使用VHDL语言编写的24位寄存器.主要用于DDS中

  标签： VHDL DDS 24位 语言

  上传时间： 2013-12-27

  上传用户：ynwbosss

• 用VHDL语言设计四位全加器免费下载

  资源简介：用VHDL语言设计四位全加器，有低位进位和高位进位。

  标签： VHDL 语言 全加器

  上传时间： 2013-12-26

  上传用户：6546544

• :介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块免费下载

  资源简介：:介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现...

  标签： FPGA VHDL FIR Matlab

  上传时间： 2014-01-02

  上传用户：tianyi223

• 基于VHDL语言的卷积码编解码器的设计免费下载

  资源简介：本文在阐述卷积码编解码器基本工作原理的基础上，提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计（2，1，6）卷积码编解码器的方法。

  标签： VHDL 语言 卷积码 编解码器

  上传时间： 2013-06-16

  上传用户：zfh920401

• 通过VHDL语言进行数字信号处理的FIR操作免费下载

  资源简介：通过VHDL语言进行数字信号处理的FIR操作，可以很好的实现滤波功能，有很好的作用，

  标签： VHDL FIR 语言 数字信号处理

  上传时间： 2013-08-11

  上传用户：gundan

• VHDL语言实现的16位快速乘法器免费下载

  资源简介：VHDL语言实现的16位快速乘法器

  标签： VHDL 语言 乘法器

  上传时间： 2013-11-30

  上传用户：yd19890720

• 一个比较老的C语言编译器,WAVE的老板本仿真器只能用他免费下载

  资源简介：一个比较老的C语言编译器,WAVE的老板本仿真器只能用他

  标签： WAVE 比较 C语言 仿真器

  上传时间： 2013-12-18

  上传用户：凌云御清风

• 8-1024可变点数FFT/IFFT变换,VHDL语言设计, 仿真通过,可以很容易综合.免费下载

  资源简介：8-1024可变点数FFT/IFFT变换,VHDL语言设计, 仿真通过,可以很容易综合.

  标签： 1024 IFFT VHDL FFT

  上传时间： 2014-01-18

  上传用户：coeus

• 一个用VHDL语言编成的可以让蜂鸣器发声的的程序。免费下载

  资源简介：一个用VHDL语言编成的可以让蜂鸣器发声的的程序。

  标签： VHDL 语言 蜂鸣器 发声

  上传时间： 2015-06-06

  上传用户：it男一枚

• 16位1024点FFT的VHDL语言实现免费下载

  资源简介：16位1024点FFT的VHDL语言实现

  标签： 1024 VHDL FFT 语言

  上传时间： 2013-11-29

  上传用户：凤临西北

• 利用VHDL语言编写的一个16分频器免费下载

  资源简介：利用VHDL语言编写的一个16分频器，另外可以在程序中修改为任意2N的分频器

  标签： VHDL 语言 编写 分频器

  上传时间： 2014-01-18

  上传用户：erkuizhang

• 用VHDL语言编写的三位二进制的乘法器免费下载

  资源简介：用VHDL语言编写的三位二进制的乘法器，其原理是每位相乘后再错位相加

  标签： VHDL 语言 编写 二进制

  上传时间： 2014-08-31

  上传用户：66666

• 用VHDL硬件语言设计的16位cpu免费下载

  资源简介：用VHDL硬件语言设计的16位cpu，上传的压缩包既包含源代码又包含详细的文档说明。

  标签： VHDL cpu 硬件语言设计

  上传时间： 2015-10-27

  上传用户：refent

• 用VHDL 语言描述度三线八线译码器免费下载

  资源简介：用VHDL 语言描述度三线八线译码器，其开发均在FPGA中

  标签： VHDL 语言 译码器

  上传时间： 2013-12-20

  上传用户：love1314

• 基于fpga和sopc的用VHDL语言编写的EDA数控分频器免费下载

  资源简介：基于fpga和sopc的用VHDL语言编写的EDA数控分频器

  标签： fpga VHDL sopc EDA

  上传时间： 2014-01-03

  上传用户：yan2267246

• 基于fpga和sopc的用VHDL语言编写的EDA8位16进制频率计免费下载

  资源简介：基于fpga和sopc的用VHDL语言编写的EDA8位16进制频率计

  标签： fpga VHDL EDA8 sopc

  上传时间： 2016-02-04

  上传用户：myworkpost

• 8位十进制频率计,通过验证,目标芯片EPF10KLC84-4免费下载

  资源简介：8位十进制频率计,通过验证,目标芯片EPF10KLC84-4

  标签： EPF KLC 10 84

  上传时间： 2013-12-24

  上传用户：lyy1234

• 本程序通过C语言实现了两位玩家在计算机中人工对奕五子棋免费下载

  资源简介：本程序通过C语言实现了两位玩家在计算机中人工对奕五子棋，当一方在横、竖或斜线上有连续的五个本方棋子，则胜出，游戏结束

  标签： 程序 C语言 家 人工

  上传时间： 2016-10-14

  上传用户：hwl453472107

• 通过VHDL语言进行数字信号处理的FIR操作免费下载

  资源简介：通过VHDL语言进行数字信号处理的FIR操作，可以很好的实现滤波功能，有很好的作用，

  标签： VHDL FIR 语言 数字信号处理

  上传时间： 2014-01-10

  上传用户：dianxin61