虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 自己编写的一个verilog时钟程序

自己编写的一个verilog时钟程序

  • 资源大小:321 K
  • 上传时间: 2016-08-11
  • 上传用户:pore
  • 资源积分:2 下载积分
  • 标      签: verilog 编写 时钟程序

资 源 简 介

自己编写的一个verilog时钟程序,在xilinx的ISE仿真通过

相 关 资 源