虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---

可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---

  • 资源大小：215 K
  • 上传时间： 2016-08-09
  • 上传用户：guigong
  • 资源积分：2 下载积分
  • 标      签： VerilogHDL RISC CPU 8位

资 源 简 介

可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1