虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 本程序(状态机)使用Verilog HDL语言编写

本程序(状态机)使用Verilog HDL语言编写

  • 资源大小:76 K
  • 上传时间: 2013-12-26
  • 上传用户:cnnotes
  • 资源积分:2 下载积分
  • 标      签: Verilog HDL 程序 状态

资 源 简 介

本程序(状态机)使用Verilog HDL语言编写,并通过QuestaSim仿真。

相 关 资 源