十进制计数器

相 关 资 源

• VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效免费下载

  资源简介：VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效，清零端为clrn,进位输出为co。

  标签： VHDL clk 源代码 十进制计数器

  上传时间： 2014-11-21

  上传用户：xc216

• 用VHDL语言编的带有异步清零功能的十进制计数器免费下载

  资源简介：用VHDL语言编的带有异步清零功能的十进制计数器

  标签： VHDL 语言 十进制计数器 零

  上传时间： 2015-08-25

  上传用户：lhc9102

• 同步计数器和异步计数器在设计时有哪些区别？试用　六进制计数器和一个十进制计数器构成一个六十进制同步计数器。免费下载

  资源简介：同步计数器和异步计数器在设计时有哪些区别？试用　六进制计数器和一个十进制计数器构成一个六十进制同步计数器。

  标签： 步计数器 异步计数器 十进制计数器 十进制

  上传时间： 2013-12-14

  上传用户：xiaoyunyun

• 六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是免费下载

  资源简介：六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是秒的六十进制计数器进位+1得到.本程序基于VHDL.其开发环境...

  标签： 进位 十进制计数器 计数器 分

  上传时间： 2014-11-29

  上传用户：13215175592

• 一个十进制计数器的vhdl程序免费下载

  资源简介：一个十进制计数器的vhdl程序，大家可以参考，已经经过编译了

  标签： vhdl 十进制计数器 程序

  上传时间： 2013-12-30

  上传用户：wxhwjf

• 用ＶＨＤＬ语言实现８位十进制计数器的设计免费下载

  资源简介：用ＶＨＤＬ语言实现８位十进制计数器的设计，计数结果用实验板上8个数码管显示

  标签： 语言 十进制计数器

  上传时间： 2016-05-27

  上传用户：ccclll

• 十进制计数器免费下载

  资源简介：十进制计数器，一个非常使用的VHDL源代码

  标签： 十进制计数器

  上传时间： 2016-07-28

  上传用户：a673761058

• 递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器免费下载

  资源简介：递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器，并用数码管显示当前计数值

  标签： 0000 0001 0002 9999

  上传时间： 2013-12-16

  上传用户：ardager

• 一个至少4位的十进制计数器免费下载

  资源简介：一个至少4位的十进制计数器，具有加减计数功能和置数功能，并能通过数码管显示计数结果。减数为零时发声报警。

  标签： 十进制计数器

  上传时间： 2013-12-03

  上传用户：erkuizhang

• 这是消除毛刺十进制计数器的源程序免费下载

  资源简介：这是消除毛刺十进制计数器的源程序，有需要的同学可以参照一下！

  标签： 毛刺 十进制计数器 源程序

  上传时间： 2017-01-20

  上传用户：gaome

• 这是同步十进制计数器的源程序免费下载

  资源简介：这是同步十进制计数器的源程序，有需要的同学可以参照一下！

  标签： 十进制计数器 源程序

  上传时间： 2013-12-28

  上传用户：源码3

• 这是六十进制计数器的源程序免费下载

  资源简介：这是六十进制计数器的源程序，有需要的同学可以参照一下！

  标签： 十进制计数器 源程序

  上传时间： 2013-12-26

  上传用户：aappkkee

• 用vhdl编写的十进制计数器免费下载

  资源简介：用vhdl编写的十进制计数器，内部说明详细。

  标签： vhdl 编写 十进制计数器

  上传时间： 2017-02-26

  上传用户：asasasas

• 带清零和重置功能的十进制计数器免费下载

  资源简介：带清零和重置功能的十进制计数器，可以用LED灯显示结果

  标签： 零 十进制计数器

  上传时间： 2013-12-30

  上传用户：FreeSky

• 用4位十进制计数器对用户输入时钟信号进行计数免费下载

  资源简介：用4位十进制计数器对用户输入时钟信号进行计数，计数间隔为1秒钟。计数满1秒钟后将计数值（即频率值）所存到4位寄存器中显示，并将计数器清0，在进行下一次计数。 频率计由三种模块组成：testctl为控制模块，由1Hz其准产生rst_cnt,load,cnt_en信号；cnt10为...

  标签： 十进制计数器 信号 用户 输入时钟

  上传时间： 2013-12-25

  上传用户：qq21508895

• EDA 十进制计数器、BCD VHDL源代码免费下载

  资源简介：EDA 十进制计数器、BCD VHDL源代码

  标签： VHDL EDA BCD 十进制计数器

  上传时间： 2017-08-06

  上传用户：ommshaggar

• 这是用VHDL设计的十进制计数器免费下载

  资源简介：这是用VHDL设计的十进制计数器，两个VHDL程序分别说明了out和buffer的区别

  标签： VHDL 十进制计数器

  上传时间： 2014-01-22

  上传用户：tfyt

• 用VHDL语言实现8421码的十进制计数器免费下载

  资源简介：用VHDL语言实现8421码的十进制计数器，状态变化0000->0001->0010->0011->0100->0101->0110->0111->1000->0000.循环往复。

  标签： VHDL 8421 语言 十进制计数器

  上传时间： 2013-12-08

  上传用户：frank1234

• 1.8421码十进制计数器 2.分频系数为8免费下载

  资源简介：1.8421码十进制计数器 2.分频系数为8，占空比为0.5的分频器 3.控制8个二极管的电路

  标签： 1.8421 十进制计数器 分频 系数

  上传时间： 2017-09-09

  上传用户：李梦晗

• 带复位和时钟使能的十进制计数器 verilo 描述免费下载

  资源简介：带复位和时钟使能的十进制计数器 verilo 描述

  标签： verilo 复位 十进制计数器 时钟

  上传时间： 2017-09-18

  上传用户：FreeSky

• 四位十进制频率计设计 包含测频控制器（TESTCTL）免费下载

  资源简介：四位十进制频率计设计 包含测频控制器（TESTCTL），4位锁存器(REG4B)，十进制计数器（CNT10）的原程序(vhd)，波形文件(wmf ),包装后的元件(bsf)。顶层原理图文件（Block1.bdf）和波形。

  标签： TESTCTL 十进制 频率计设 测频

  上传时间： 2016-11-21

  上传用户：lijianyu172

• 系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ）免费下载

  资源简介：系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间； 因为各状态持续时间不一致，所以上述计数器应置入不同的预置数； 倒计时计数值输出至二个数码管显示； 程序共设置4个进程： ① 进程P1、P2和P3构成两个带有预置数功能的...

  标签： BCD 1HZ 系统设置 计时

  上传时间： 2016-11-28

  上传用户：003030

•  系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ）免费下载

  资源简介：&#61548 系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间； &#61548 因为各状态持续时间不一致，所以上述计数器应置入不同的预置数； &#61548 倒计时计数值输出至二个数码管显示； &#61548 程序共设置4个进程： ① 进程P1...

  标签： 61548 1HZ BCD 系统设置

  上传时间： 2014-01-24

  上传用户：jhksyghr

• VHDL实现数字时钟免费下载

  资源简介：VHDL实现数字时钟，利用数码管和CPLD 设计的计数器实现一个数字时钟，可以显示小时，分钟，秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释

  标签： VHDL 数字时钟

  上传时间： 2015-10-15

  上传用户：363186

• 本程序实现了一个数字频率计。它由一个测频控制信号发生器TESTCTL免费下载

  资源简介：本程序实现了一个数字频率计。它由一个测频控制信号发生器TESTCTL，8个有时钟的十进制计数器CNT10，一个32位锁存器REG32B组成。

  标签： TESTCTL 程序 数字频率计 控制信号

  上传时间： 2013-12-16

  上传用户：894898248

• 秒表的逻辑结构比较简单免费下载

  资源简介：秒表的逻辑结构比较简单，它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲，除此之外，整个秒表还需要一个启动信号和一个归零信号，以便能够随时启动及停止。 秒表有六个输出...

  标签： 逻辑 比较

  上传时间： 2017-02-10

  上传用户：epson850

• vdhl数字时钟报告免费下载

  资源简介：数字时钟主要由：分频器、扫描显示译码器、六十进制计数器（或十进制计数器与六进制计数器）、十二进制计数器（或二十四进制计数器）电路组成。在整个秒表中最关键的是如何获得一个精确的1Hz计时脉冲，除此之外，整个数字时钟还需要有启动信号和置数信号，以...

  标签： vdhl 数字时钟 报告

  上传时间： 2017-08-22

  上传用户：15873863579

• CD40系列CD45系列集成芯片DATASHEET数据手册170个芯片技术手册资料合集: 4000免费下载

  资源简介：CD40系列CD45系列集成芯片DATASHEET数据手册170个芯片技术手册资料合集:4000 CMOS 3输入双或非门1反相器.pdf4001 CMOS 四2输入或非门.pdf4002 CMOS 双4输入或非门.pdf4006 CMOS 18级静态移位寄存器.pdf4007 CMOS 双互补对加反相器.pdf4008 CMOS 4位二进制并行...

  标签： cd40 cd45 datasheet

  上传时间： 2021-11-09

  上传用户：kent

• 基于NE555骰子设计方案（附上原理图和PCB源文件）免费下载

  资源简介：开机通电时，7只LED会随机显示一个点数，玩家按一下开关S1,7只LED会全部变亮，大约几秒后,7只LED灯开始闪烁，直到最后显示出稳定的点数。整个一次“掷骰子”的过程结束。电路主要由脉冲产生器和一个十进制计数器电路组成。脉冲产生器由NE555及外围元件构成多...

  标签： ne555 原理图 pcb

  上传时间： 2022-07-19

  上传用户：

• 十进制加法计数器.VHDL程序,可在Quratus 2中运行免费下载

  资源简介：十进制加法计数器.VHDL程序,可在Quratus 2中运行

  标签： Quratus VHDL 十进制 加法

  上传时间： 2015-12-03

  上传用户：nanxia