VHDL的N位加法器

资 源 简 介

VHDL的N位加法器，非常的好用，经过仿真验证的！

您 可 能 感 兴 趣 的

• 数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述
• VHDL实现的超前进位加法器
• 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟
• 这个是带输入的加法器vhdl代码,是带有输入端和进位的.
• 这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.
• 测试向量波形产生：VHDL实例---加法器源程序
• Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方
• vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt
• 这是用vhdl编写的四位加法器
• 数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述