您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 用层次化设计完成倒计时装置输入：16位二进制倒计时起始数字、倒计时起始数字的输入使能信号、倒计时开始信号、复位信号、1MHz时钟信号、10Hz时钟信号。输出：数码管数据信号及宣统信号

用层次化设计完成倒计时装置输入：16位二进制倒计时起始数字、倒计时起始数字的输入使能信号、倒计时开始信号、复位信号、1MHz时钟信号、10Hz时钟信号。输出：数码管数据信号及宣统信号

用层次化设计完成倒计时装置输入：16位二进制倒计时起始数字、倒计时起始数字的输入使能信号、倒计时开始信号、复位信号、1MHz时钟信号、10Hz时钟信号。输出：数码管数据信号及宣统信号，倒计时结束信号。

收藏 赞(147) 踩(0)