8051核Verilog实现源代码,有兴趣的可以看看。
资源简介:8051核Verilog实现源代码,有兴趣的可以看看。
上传时间: 2014-01-20
上传用户:王小奇
资源简介:8051核的DES源代码 使用C语言写的基于51核的DES原码,变量定义使用汇编。占用了130字节RAM,比我所见到的包括汇编编写的都要快。
上传时间: 2013-12-25
上传用户:zhouchang199
资源简介:8051的Verilog实现,内附testbench,c语言调试程序
上传时间: 2014-01-02
上传用户:王楚楚
资源简介:8051的Verilog实现,经过FPGA验证的!
上传时间: 2014-12-21
上传用户:hgy9473
资源简介:rs编解码的Verilog实现源代码,从硬件实现rs的编解码
上传时间: 2017-08-12
上传用户:gengxiaochao
资源简介:Verilog的一些源代码,包括8051核的实现,i2c总线的实现等源码
上传时间: 2016-05-25
上传用户:c12228
资源简介:实现USB接口功能的VHDL和Verilog完整源代码
上传时间: 2013-08-11
上传用户:yangzhiwei
资源简介:引导程序的开发是系统芯片设计的重要组成部分。针对基于8051核的某控制系统芯片的具体要求,提出了一种系统芯片引导程序的设计策略。该策略思路是:当系统上电复位后,开始执行固化在系统芯片中的引导程序,并加载存储于片外串行接口Flash的用户程序到片内SRAM...
上传时间: 2013-11-23
上传用户:zhtzht
资源简介:Verilog实现ALU的源代码,并提供了一个详细的测试平台!
上传时间: 2015-03-23
上传用户:aysyzxzm
资源简介:一个pci接口的硬件描述语言的实现源代码,用Verilog语言实现
上传时间: 2015-08-10
上传用户:zhichenglu
资源简介:8051微控制器的ip 核的vhdl源代码,其中包含了相应的测试程序.
上传时间: 2014-01-22
上传用户:784533221
资源简介:基于FPGA的2048点FFT的Verilog实现的源代码。
上传时间: 2014-12-02
上传用户:GavinNeko
资源简介:8051的Verilog源代码,Verilog写的,文档齐全!
上传时间: 2016-04-05
上传用户:leehom61
资源简介:lpc源代码Verilog实现的。操作low pin count设备
上传时间: 2013-12-20
上传用户:稀世之宝039
资源简介:VGA核的Verilog实现,能用于NIOS2的avalon总线
上传时间: 2016-06-14
上传用户:maizezhen
资源简介:Verilog 实现循环冗余校验 源代码
上传时间: 2014-01-14
上传用户:Late_Li
资源简介:实现十字路口简单交通灯的Verilog hdl源代码,可以实现
上传时间: 2013-12-17
上传用户:plsee
资源简介:实现USB接口功能的VHDL和Verilog完整源代码
上传时间: 2017-03-21
上传用户:zukfu
资源简介:TI 的TMS320C54X的DSP的芯片软核Verilog源代码,可以帮助初学者深入了解该系列DSP片内资源核结构,值得参考!
上传时间: 2013-12-24
上传用户:cursor
资源简介:使用Matlab和Verilog实现fibonacci序列,包括源代码和testbench,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
上传时间: 2022-05-16
上传用户:qingfengchizhu
资源简介:USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码
上传时间: 2022-06-25
上传用户:qingfengchizhu
资源简介:4 digital LED dynamic display的Verilog HDL源代码,它能动态的显示4位数,为FPGA 的DEBUG 提供便利,非常经典,简单易懂,并且经过了Modelsim/ISE/FPGA(XC3S250ETQ144)验证和实现,好的行为模型就应该大家分享。
上传时间: 2016-04-12
上传用户:坏天使kk
资源简介:8051的Verilog内核,fpga里实现8051的话用得上
上传时间: 2016-11-04
上传用户:我干你啊
资源简介:基于8051的单片机时钟源代码,可实现时间设置,闹钟等
上传时间: 2017-06-18
上传用户:cuibaigao
资源简介:用Verilog实现的以太网接口!!!!!!!!!!!!!!!!!!
上传时间: 2013-07-13
上传用户:LSPSL
资源简介:Verilog实现一个AGC模块,信号输入位宽16位,通过统计64个输入完成其功率的统计,然后根据功率大小对信号进行缩放。
上传时间: 2013-06-09
上传用户:sc965382896
资源简介:使用Verilog实现基于FPGA的SDRAM控制器
上传时间: 2013-08-08
上传用户:litianchu
资源简介:用Verilog实现的串口收发数据程序,已经调试通过
上传时间: 2013-08-21
上传用户:lixinxiang
资源简介:Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。
上传时间: 2013-08-28
上传用户:asdfasdfd
资源简介:基于FPGA的单总线(ONE-WIRE)协议的实现源代码.
上传时间: 2013-08-30
上传用户:wyc199288