虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能

利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能

  • 资源大小：144 K
  • 上传时间： 2016-07-17
  • 上传用户：leeixndong
  • 资源积分：2 下载积分
  • 标      签： VHDL 语言 数字 分

资 源 简 介

利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1