虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 用StateCAD设计一个“串进并出的加法器”状态机

用StateCAD设计一个“串进并出的加法器”状态机

  • 资源大小:14 K
  • 上传时间: 2014-01-04
  • 上传用户:LiuRong
  • 资源积分:2 下载积分
  • 标      签: StateCAD 加法器 状态

资 源 简 介

用StateCAD设计一个“串进并出的加法器”状态机,并使用StateCAD测试激励生成器设计测试激励,验证该状态机,掌握完整的StateCAD设计流程.

相 关 资 源