全数字锁相环 功能与74297相同 提供参数配置
资源简介：全数字锁相环 功能与74297相同 提供参数配置
上传时间： 2014-01-01
上传用户：英雄
资源简介：全数字锁相环ＶＨＤＬ描述并实现功能仿真，另附有图形说明
上传时间： 2014-01-13
上传用户：shawvi
资源简介：数字锁相环路原理与应用:全数字锁相环。根据本资料可以自己编写代码在计算机上模拟实现。
上传时间： 2016-11-01
上传用户：edisonfather
资源简介：该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-05-01
上传用户：
资源简介：一个自己编写的全数字锁相环及其测试向量，比较简单但功能基本达到。
上传时间： 2013-12-22
上传用户：xinzhch
资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想
上传时间： 2013-08-13
上传用户：fqscfqj
资源简介：用verilog语言编写的全数字锁相环的源代码,基于fpga平台
上传时间： 2015-06-13
上传用户：wanqunsheng
资源简介：一种改进的全数字锁相环设计 一种改进的全数字锁相环设计
上传时间： 2013-12-24
上传用户：stampede
资源简介：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。
上传时间： 2013-12-24
上传用户：362279997
资源简介：技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值
上传时间： 2015-08-21
上传用户：silenthink
资源简介：全数字锁相环,包括ＤＰＤ，ＤＬＦ，ＤＣＯ．
上传时间： 2015-10-13
上传用户：yt1993410
资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信
上传时间： 2014-01-08
上传用户：weiwolkt
资源简介：基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !
上传时间： 2015-12-18
上传用户：hgy9473
资源简介：本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并 给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。
上传时间： 2014-01-10
上传用户：asddsd
资源简介：用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。
上传时间： 2016-05-23
上传用户：stewart·
资源简介：一阶全数字锁相环VERLOGIC程序代码，调试通过。
上传时间： 2013-12-15
上传用户：caixiaoxu26
资源简介：ＦＰＧＡ实现全数字锁相环，利用硬件描述评议verilog HDL，顶层文件ＤＰＬＬ．Ｖ
上传时间： 2014-01-09
上传用户：1159797854
资源简介：一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计
上传时间： 2014-02-11
上传用户：xwd2010
资源简介：全数字锁相环电路的研制，使用的是VHDL语言
上传时间： 2017-02-02
上传用户：坏天使kk
资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想
上传时间： 2017-02-11
上传用户：evil
资源简介：智能 全数字锁相环的设计
上传时间： 2013-12-15
上传用户：498732662
资源简介：介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最...
上传时间： 2017-08-18
上传用户：love_stanford
资源简介：全数字锁相环（adpll)的部分源程序代码，是其中最重要的部分。
上传时间： 2017-09-03
上传用户：liansi
资源简介：锁相技术相关专辑 38册 209M数字锁相环原理与应用.pdf
上传时间： 2014-05-05
上传用户：时代将军
资源简介：采用用verilog语言编写的全数字锁相环的源代码，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
上传时间： 2022-05-22
上传用户：
资源简介：很好的全数字锁相环源程序，大家有需要的可以看看
上传时间： 2022-07-22
上传用户：
资源简介：在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时...
上传时间： 2013-07-06
上传用户：LouieWu
资源简介：随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一...
上传时间： 2013-06-09
上传用户：mosliu
资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2014-06-09
上传用户：daguda
资源简介：针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利 用仿真波形验证该设计的合理性和有效性。整...
上传时间： 2014-01-11
上传用户：AbuGe
