虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 基于CPLD的扰码与解扰码器的设计

基于CPLD的扰码与解扰码器的设计

  • 资源大小:40 K
  • 上传时间: 2016-06-21
  • 上传用户:hard
  • 资源积分:2 下载积分
  • 标      签: CPLD 码器

资 源 简 介

基于CPLD的扰码与解扰码器的设计,扰码用M序列实现,m序列级数和频率可选

相 关 资 源