虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > verilog描述 23:59:59-00:00:00自减计时器 按set键

verilog描述 23:59:59-00:00:00自减计时器 按set键

  • 资源大小:3 K
  • 上传时间: 2013-12-17
  • 上传用户:rentianchou
  • 资源积分:2 下载积分
  • 标      签: verilog set 59 00

资 源 简 介

verilog描述 23:59:59-00:00:00自减计时器 按set键,进入设置,依次是反向计时,小时,分钟,秒设置,然后有进入反向计时, 在方向计时状态,按timmer键,进入计时,在计时状态,按timmer可以暂停和计时切换, 暂停状态,按ADJ,直接清零,设置状态按timmer键或是60秒无外部输入信号,退出设置状态

相 关 资 源

您 可 能 感 兴 趣 的