虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 用VHDL语言实现8位十进制计数器的设计

用VHDL语言实现8位十进制计数器的设计

  • 资源大小:54 K
  • 上传时间: 2016-05-27
  • 上传用户:ok34090512
  • 资源积分:2 下载积分
  • 标      签: 语言 十进制计数器

资 源 简 介

用VHDL语言实现8位十进制计数器的设计,计数结果用实验板上8个数码管显示

相 关 资 源