max-plus2 编写的3-8译码器
资源简介:max-plus2 编写的3-8译码器
上传时间: 2016-05-17
上传用户:小眼睛LSL
资源简介:vhdl的3-8译码器
上传时间: 2014-01-03
上传用户:llandlu
资源简介:这是老师给的3—8译码器的源程序,自己刚才调试过了,真的成功了,哈哈……,有需要就看看吧
上传时间: 2014-07-26
上传用户:星仔
资源简介:用VHDL设计的3-8译码器,精简~!
上传时间: 2014-01-27
上传用户:chens000
资源简介:本文件是利用verilog实现的3-8译码器
上传时间: 2013-12-16
上传用户:ecooo
资源简介:这是用VHDL语言编写的3-8编码器,可以看到程序简单可行
上传时间: 2017-01-19
上传用户:爱死爱死
资源简介:利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位
上传时间: 2017-01-23
上传用户:lwwhust
资源简介:3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3,原理图源文件保存在MyProject目录中,为138decoder.gdf,另有我写的实验报告,呵呵,适合仿真入门
上传时间: 2016-12-14
上传用户:米卡
资源简介:1、本程序模仿3/8译码器的功能 2、由拨码开关输入,led输出。
上传时间: 2015-09-09
上传用户:caixiaoxu26
资源简介:译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.
上传时间: 2013-12-23
上传用户:lepoke
资源简介:采用CASE语句设计3-8译码器的示例程序
上传时间: 2013-12-23
上传用户:Late_Li
资源简介:decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能
上传时间: 2014-01-07
上传用户:x4587
资源简介:按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。 由3-8译码器对SL0~SL2译出键扫描线,由另一3-8译码器译出显示器的位扫描线,并采用了编码扫描方式。 为了防止出现重键现象,扫描输出线高位SL3不参加键扫描译码。CPU对8279的监...
上传时间: 2014-01-25
上传用户:skfreeman
资源简介:3-8译码器74HC138芯片手册,有需要的可以参考!
上传时间: 2022-03-31
上传用户:qdxqdxqdxqdx
资源简介:3-8译码器,BCD码转换10进制,计数器
上传时间: 2014-08-12
上传用户:Andy123456
资源简介:3-8译码器学校课程设计上载以大家共享,如有不足请多指教
上传时间: 2013-11-28
上传用户:csgcd001
资源简介:本人编写的3级抽取器的vhdl代码,可供大家参考一下,如有不妥之处,还请多多指教.
上传时间: 2016-05-14
上传用户:cccole0605
资源简介:用VERILOG语言实现了常用3-8译码器.
上传时间: 2014-01-19
上传用户:xg262122
资源简介:3-8译码器地简单实现,采用QUARTUSii5.0环境编译
上传时间: 2016-09-30
上传用户:rishian
资源简介:交通灯程序,实现十字路口的交通灯控制. 使用max+plus2编写的.
上传时间: 2014-01-23
上传用户:lixinxiang
资源简介:3-8译码器和8-3BCD七段显示译码器
上传时间: 2013-12-24
上传用户:xhz1993
资源简介:3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
上传时间: 2017-08-13
上传用户:Thuan
资源简介:大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
上传时间: 2013-12-23
上传用户:qiaoyue
资源简介:使用VHDL硬件描述语言边写的奇偶校验程序和3-8译码电路程序
上传时间: 2016-06-26
上传用户:xfbs821
资源简介:VHDL编写的基于FPGA的4-8交织器代码,有需要的下来看看
上传时间: 2017-08-20
上传用户:daoxiang126
资源简介:用VHDL编写的一个出租车计费器,起步6元计2公里,此后每半公里计0.8元,停车等待每2.5分计0.8元。通过仿真,但未下载到CPLD测试
上传时间: 2013-12-24
上传用户:caixiaoxu26
资源简介:用VHDL编写的一个出租车计费器,起步6元计2公里,此后每半公里计0.8元,停车等待每2.5分计0.8元。通过仿真,但未下载到CPLD测试
上传时间: 2016-06-18
上传用户:asddsd
资源简介:采用VHDL语言编写的二-十进制编码器,在MAX+plus软件上实现,其中包括演示截图。
上传时间: 2017-01-11
上传用户:sssl
资源简介:·详细说明:功能非常完善的MP3编译码器,输入文件WAV或AIFF,能够方便的嵌入到你自己的系统当中.- Function extremely perfect MP3 arranges the decoder, input document WAV or AIFF, can facilitate inserting to you system文件列表: bladeenc-082-src
上传时间: 2013-06-08
上传用户:anpa
资源简介:Delphi编写的电子小说阅读器
上传时间: 2015-02-25
上传用户:源码3