verilog实现的异步UART代码,包括发送模块、接收模块,波特率可配置,另附PC机的c代码
资源简介:verilog实现的异步UART代码,包括发送模块、接收模块,波特率可配置,另附PC机的c代码
上传时间: 2016-05-11
上传用户:wxhwjf
资源简介:这是一个用verilog实现的除法器代码。
上传时间: 2013-12-28
上传用户:wmwai1314
资源简介:此代码是用verilog实现的以太网接口,在此基础上做修改,可以作为一般的以太网接口程序开发.
上传时间: 2014-01-20
上传用户:zhichenglu
资源简介:这是我下的一个用verilog实现的除法代码
上传时间: 2015-10-01
上传用户:zhuoying119
资源简介:用verilog实现的串口异步通信,适用于RS232
上传时间: 2016-03-31
上传用户:tb_6877751
资源简介:一个用verilog实现的fpga上的UART接口模块,包括测试模块和实体,并实现了输出接口和状态接口。
上传时间: 2014-07-19
上传用户:gengxiaochao
资源简介:verilog实现的以太网接口源程序代码
上传时间: 2016-06-13
上传用户:manking0408
资源简介:基于verilog HDL的异步FIFO设计与实现
上传时间: 2013-12-19
上传用户:a3318966
资源简介:用软件实现的异步串行口源程序代码 用软件实现的异步串行口源程序代码
上传时间: 2016-10-12
上传用户:huql11633
资源简介:用软件实现的异步串行口源程序代码 速度还可以
上传时间: 2014-01-11
上传用户:diets
资源简介:verilog实现的FPGA三态以太网链路层通信代码.
上传时间: 2022-04-24
上传用户:
资源简介:verilog 编写的tiny cpu 代码,可实现简单的指令和计算
上传时间: 2017-02-03
上传用户:lijianyu172
资源简介:用verilog实现的以太网接口!!!!!!!!!!!!!!!!!!
上传时间: 2013-07-13
上传用户:LSPSL
资源简介:用verilog实现的串口收发数据程序,已经调试通过
上传时间: 2013-08-21
上传用户:lixinxiang
资源简介:verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。
上传时间: 2013-08-28
上传用户:asdfasdfd
资源简介:vc下实现的最优化程序代码
上传时间: 2013-12-12
上传用户:1427796291
资源简介:verilog 实现的jtag ip模块 包括了测试程序
上传时间: 2014-12-08
上传用户:叶山豪
资源简介:使用ATtiny26芯片实现的PWM输出代码,是ATMEL公司提供的使用AVR系列芯片的硬件PWM引脚输出的一个典型范例。
上传时间: 2015-04-28
上传用户:shizhanincc
资源简介:用verilog实现的四乘四键盘程序,在QUARTus II上编译通过并成功
上传时间: 2015-05-13
上传用户:ruan2570406
资源简介:通过89s51实现的模拟键盘代码,模拟ps2协议,可以与计算机相连实现键盘的功能,在keil c下开发的。
上传时间: 2013-12-25
上传用户:1427796291
资源简介:j2me实现的移动机器人代码(Java实现)
上传时间: 2015-07-01
上传用户:BIBI
资源简介:asp实现的一个MD5代码,且具有具体的使用方法。 把文件最后几行删除,把文件改名为.asp就行了。
上传时间: 2014-07-15
上传用户:jkhjkh1982
资源简介:1为电压转换装置实现的原程序代码 2采用汇编语言 3在伟服6000的开发软件下编译执行
上传时间: 2015-08-23
上传用户:gxf2016
资源简介:FFT实现的C语言代码!有需要的可以看看,本人自己编写的
上传时间: 2013-12-04
上传用户:baiom
资源简介:基于FPGA的2048点FFT的verilog实现的源代码。
上传时间: 2014-12-02
上传用户:GavinNeko
资源简介:vb实现的公交换乘代码 基于公路网 的换乘
上传时间: 2015-10-20
上传用户:zhangliming420
资源简介:用VHDL和verilog实现的四人抢答器
上传时间: 2015-11-15
上传用户:redmoons
资源简介:用JAVA实现的TFTP原代码不错的东西,大家可以试试,
上传时间: 2014-12-06
上传用户:woshiayin
资源简介:verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。
上传时间: 2013-12-09
上传用户:epson850
资源简介:本文件中包含了多个verilog实现的实用小程序,帮助初学者学习verilog语言。
上传时间: 2016-01-07
上传用户:ztj182002