VHDL计数器的TestBench,适合初学者
资源简介:VHDL计数器的TestBench,适合初学者
上传时间: 2016-03-20
上传用户:love1314
资源简介:16位计数器的设计,这里是实现上述功能的VHDL源程序,供大家学习和讨论。\r\n
上传时间: 2013-09-05
上传用户:weiwolkt
资源简介:maxplus2为开发环境 VHDL编写的自由 计数器 程序
上传时间: 2014-01-01
上传用户:hxy200501
资源简介:VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题
上传时间: 2014-01-16
上传用户:xuan‘nian
资源简介:用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为TestBench
上传时间: 2014-01-20
上传用户:zwei41
资源简介:VHDL语言应用实例,计数器的设计,用GENERATE语句实现
上传时间: 2015-04-05
上传用户:cjl42111
资源简介:介绍了VHDL语言的知识,包括元件,加法器,计数器等的编程
上传时间: 2014-01-12
上传用户:qazxsw
资源简介:一个VHDL计数器。可进一步改装成实际的计数器使用
上传时间: 2013-12-25
上传用户:chongcongying
资源简介:本文为采用VHDL编写的程序及报告。步骤如下:1设计三位二进制计数器程序 二:设计一驱动循环显示7位数字 2编写LED控制程序如下: 3设计采用原理图方式如下:
上传时间: 2015-11-18
上传用户:cjf0304
资源简介:用VHDL语言实现模可变计数器的设计 这是学习VHDL语言的经典例子
上传时间: 2013-12-27
上传用户:dongbaobao
资源简介:一个通用计数器的VHDL源代码,只要稍做修改,就可以实现各种进制的计数器。
上传时间: 2013-12-27
上传用户:363186
资源简介:一个十进制计数器的VHDL程序,大家可以参考,已经经过编译了
上传时间: 2013-12-30
上传用户:wxhwjf
资源简介:VHDL实现的计数器
上传时间: 2014-01-20
上传用户:6546544
资源简介:异步复位、同步置数的四位二进制计数器的VHDL源文件
上传时间: 2016-06-20
上传用户:woshiayin
资源简介:用VHDL写的带有防抖动功能的四位计数器
上传时间: 2013-12-26
上传用户:caozhizhi
资源简介:计数器的VHDL设计,已经在FPGA上验证
上传时间: 2014-01-22
上传用户:ikemada
资源简介:VHDL编写的四位加法计数器,可以通过QuartusII环境验证
上传时间: 2013-12-03
上传用户:ayfeixiao
资源简介:本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程,作为我这一段 时间自学 FPGA/CPLD 的总结,如果有什么不正确的地方,敬请各位不幸看到这篇文章的 大侠们指正,在此表示感谢。当然,这是一个非常简单的时序逻辑电路实例,主要是详细 描述...
上传时间: 2016-10-04
上传用户:Yukiseop
资源简介:俩个比较好的计数器的VHDL代码:一个是n位通用计数器,一个是的用到的语法比较全面。是比较好的学习资料
上传时间: 2013-12-25
上传用户:zm7516678
资源简介:VHDL的TestBench编写的文档,英文版的,可以看懂
上传时间: 2016-11-25
上传用户:bakdesec
资源简介:用VHDL编写的十进制计数器,内部说明详细。
上传时间: 2017-02-26
上传用户:asasasas
资源简介:一个8位微处理器的VHDL代码以及TestBench
上传时间: 2014-01-22
上传用户:123456wh
资源简介:用VHDL 设计的单时钟同步十进制可逆计数器的设计
上传时间: 2017-05-13
上传用户:gundamwzc
资源简介:利用VHDL编写的一个简单的16位计数器
上传时间: 2017-06-27
上传用户:zuozuo1215
资源简介:VHDL实现的计数器,可以从0记到999,该代码使用模块化设计思想,开发工具muxplus2
上传时间: 2013-12-21
上传用户:lunshaomo
资源简介:使用VHDL实现16进制的计数器的算法程序
上传时间: 2013-12-06
上传用户:xuanjie
资源简介:这是用VHDL设计的十进制计数器,两个VHDL程序分别说明了out和buffer的区别
上传时间: 2014-01-22
上传用户:tfyt
资源简介:EDA技术课程设计:可控计数器的设计 设计要求:1.设计一个五进制计数器,由两个控制键sel控制不同的计数方式;2.当sel=00时,按0、1、2、3、4、0、1、2、3、4......顺序计数;3.当sel=01时,按0、2、4、6、8、0、2、4、6、8......顺序计数4.当sel=10时,按1、...
上传时间: 2013-12-16
上传用户:YYRR
资源简介:16位计数器的设计,这里是实现上述功能的VHDL源程序,供大家学习和讨论。
上传时间: 2013-12-20
上传用户:z754970244
资源简介:六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是秒的六十进制计数器进位+1得到.本程序基于VHDL.其开发环境...
上传时间: 2014-11-29
上传用户:13215175592