64位乘法器,超前进位的,大家看看,通过仿真的,verilog的
资源简介:64位乘法器,超前进位的,大家看看,通过仿真的,verilog的
上传时间: 2016-02-27
上传用户:chongcongying
资源简介:64位乘法器源码verilog,经过验证测试
上传时间: 2016-10-18
上传用户:hwl453472107
资源简介:四位乘法器的VHDL源程序
上传时间: 2013-12-04
上传用户:kristycreasy
资源简介:verilog实现16*16位乘法器,带测试文件
上传时间: 2013-12-18
上传用户:天诚24
资源简介:可用的4位乘法器,用VHDL在FPGA中实现
上传时间: 2013-12-27
上传用户:xhz1993
资源简介:4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器
上传时间: 2014-12-07
上传用户:pompey
资源简介:基于FPGA的8位乘法器代码,可以进行四象限乘法
上传时间: 2013-12-01
上传用户:youmo81
资源简介:maxplus做的四位乘法器,可下载仿真
上传时间: 2016-02-11
上传用户:498732662
资源简介:通过四位乘法器的实例详细介绍了用VHDL语言设计数字系统的流程和方法,通过仿真实现预定目的.
上传时间: 2016-02-16
上传用户:古谷仁美
资源简介:16位乘法器 16位乘法器 16位乘法器
上传时间: 2016-05-15
上传用户:yangbo69
资源简介:八位乘法器VHDL语言实现。使用的工具的ISE7.1,实现八乘八的位相乘。
上传时间: 2014-01-17
上传用户:13517191407
资源简介:本压缩包里含有一4位乘法器及PDF书记一本,其中PDF书记钟含有百例各种VHDL实例
上传时间: 2016-08-19
上传用户:515414293
资源简介:这两个分别是8位乘法器的VHDL语言的实现,并经过个人用QUARTUS的验证,另外一个是奔腾处理器的设计思想
上传时间: 2016-12-26
上传用户:kr770906
资源简介:用VHDL实现四位乘法器,不直接用乘法实现,一来节省资源,二来可提高速度!
上传时间: 2017-01-02
上传用户:athjac
资源简介:定点八位乘法器的原理图设计,已通过功能仿真!
上传时间: 2017-01-03
上传用户:z754970244
资源简介:基于CPLD/FPGA的十六位乘法器的VHDL实现
上传时间: 2013-12-16
上传用户:qq1604324866
资源简介:VHDL:用状态机的方法实现一个8位乘法器
上传时间: 2017-01-25
上传用户:cccole0605
资源简介:用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。
上传时间: 2014-01-10
上传用户:xiaoyunyun
资源简介:VHDL实现的8位乘法器,所有仿真全部通过
上传时间: 2013-12-04
上传用户:wkchong
资源简介:用vhdl语言实现4位乘法器,已被测试过,可参考使用
上传时间: 2017-07-09
上传用户:洛木卓
资源简介:采用加法树流水线乘法构造八位乘法器,并分析设计的性能和结果在时钟节拍上落后的影响因素。
上传时间: 2017-07-15
上传用户:jennyzai
资源简介:VHDL语言编写8位乘法器非常实用语言绝对正确经过仿真的
上传时间: 2017-07-21
上传用户:天涯
资源简介:移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件,在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。
上传时间: 2016-07-27
上传用户:牛津鞋
资源简介:加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1 ,加法器精度为操作数位数的2倍,需要的与门数等于操作数的平方。 因此 8 位乘法器需要7个15位加法器和64个与门
上传时间: 2014-01-18
上传用户:guanliya
资源简介:vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。
上传时间: 2015-04-22
上传用户:wyqhjj
资源简介:纯组合逻辑构成的乘法器虽然工作速度比较快,但过于占用硬件资源,难以实现宽位乘法器,基于PLD器件外接ROM九九表的乘法器则无法构成单片系统,也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器,具有一定的实用价值,而且由FPGA构成实验...
上传时间: 2017-02-03
上传用户:xzt
资源简介:本程序是11位带符号位的乘法器,其中最高位为符号位(sign),中间7位是指数部分(Exponent),最后3位是尾数(Matissa)。表示数据的范围是-2^-63-----+2^64.该工程文件有完整的程序,以及波形,验证正确。
上传时间: 2013-12-31
上传用户:大三三
资源简介:EDA课程设计8位十进制乘法器。
上传时间: 2013-10-17
上传用户:牛津鞋
资源简介:EDA课程设计8位十进制乘法器。
上传时间: 2013-10-09
上传用户:ZOULIN58
资源简介:VHDL语言实现的16位快速乘法器
上传时间: 2013-11-30
上传用户:yd19890720