verilog加法器,附加测试文件 可用modelsim 仿真实现

相 关 资 源

• verilog加法器,附加测试文件 可用modelsim 仿真实现免费下载

  资源简介：verilog加法器,附加测试文件 可用modelsim 仿真实现

  标签： modelsim verilog 加法器 仿真实现

  上传时间： 2016-02-17

  上传用户：youmo81

• 实现简单十六位加法器及测试程序 的verilog代码免费下载

  资源简介：实现简单十六位加法器及测试程序 的verilog代码

  标签： verilog 十六位 加法器 代码

  上传时间： 2014-08-11

  上传用户：7676777

• verilog 加法器设计 在modelsim下方针。。。。。。。。。。。。。。。。。。。。。。免费下载

  资源简介：verilog 加法器设计 在modelsim下方针。。。。。。。。。。。。。。。。。。。。。。

  标签： modelsim verilog 加法器

  上传时间： 2013-12-29

  上传用户：lunshaomo

• vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt免费下载

  资源简介：vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt

  标签： Bench bench vhdl Test

  上传时间： 2015-05-13

  上传用户：天涯

• 相应加法器的测试向量（test bench)免费下载

  资源简介：相应加法器的测试向量（test bench)

  标签： bench test 加法器 测试

  上传时间： 2014-01-06

  上传用户：siguazgb

• 32位并行乘法器的测试文件免费下载

  资源简介：32位并行乘法器的测试文件，已经经过验证，可以直接使用

  标签： 并行 乘法器 测试

  上传时间： 2014-01-10

  上传用户：qilin

• 无符号类型的除法器,有VHDL语言描述了无符号的除法器,包括测试文件免费下载

  资源简介：无符号类型的除法器,有VHDL语言描述了无符号的除法器,包括测试文件

  标签： VHDL 符号 除法器 测试

  上传时间： 2016-04-11

  上传用户：qq1604324866

• 波形发生器.经典双进程状态机.相应加法器的测试向量免费下载

  资源简介：波形发生器.经典双进程状态机.相应加法器的测试向量

  标签： 波形发生器 加法器 向量 进程

  上传时间： 2016-04-16

  上传用户：清风冷雨

• 64位verilog加法器免费下载

  资源简介：64位verilog加法器，希望对大家有帮助

  标签： verilog 加法器

  上传时间： 2016-05-24

  上传用户：zhengjian

• 该文件可用vhdl语言实现时钟8倍频免费下载

  资源简介：该文件可用vhdl语言实现时钟8倍频，运行环境可在maxplus2和ise的仿真软件上

  标签： vhdl 语言 实现时钟 倍频

  上传时间： 2015-04-28

  上传用户：gaome

• 8位加法器设计是经过我认真仿真与设计出来的 希望对有需要的人有帮助免费下载

  资源简介：8位加法器设计是经过我认真仿真与设计出来的 希望对有需要的人有帮助

  标签： 8位 加法器 仿真

  上传时间： 2017-07-22

  上传用户：xg262122

• verilog hdl语言 常用加法器设计免费下载

  资源简介：verilog hdl语言 常用加法器设计，可使用modelsim进行仿真

  标签： verilog hdl 语言 加法器

  上传时间： 2013-12-24

  上传用户：lizhizheng88

• 是用verilog写得加法器以及计数器里面有测试文件（testbench）免费下载

  资源简介：是用verilog写得加法器以及计数器里面有测试文件（testbench），对于初学者来说这个可以用来参考下

  标签： testbench verilog 加法器 计数器

  上传时间： 2014-01-16

  上传用户：天涯

• 超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.免费下载

  资源简介：超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.

  标签： 进位 加法器 源码 测试

  上传时间： 2015-06-12

  上传用户：希酱大魔王

• 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 一个超前进位加法器的verilog实现免费下载

  资源简介：一个超前进位加法器的verilog实现，内含测试文件，可以综合，非常有参考价值

  标签： verilog 进位 加法器

  上传时间： 2014-01-04

  上传用户：stella2015

• 用verilog语言实现了一个8bit的超前进位加法器免费下载

  资源简介：用verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。

  标签： verilog 8bit 语言 加法器

  上传时间： 2013-12-19

  上传用户：alan-ee

• 流水线乘法器与加法器 开发环境：modelsim（verilog hdl）免费下载

  资源简介：流水线乘法器与加法器 开发环境：modelsim（verilog hdl）

  标签： modelsim verilog hdl 流水线

  上传时间： 2017-09-02

  上传用户：lx9076

• 上传文件为：常用加法器verilog设计.rar免费下载

  资源简介：上传文件为：常用加法器verilog设计.rar

  标签： verilog 加法器

  上传时间： 2014-11-18

  上传用户：nanfeicui

• verilog设计加法器免费下载

  资源简介：用verilog设计加法器，经modelsim仿真测试没问题。有问题请反馈。

  标签： verilog 加法器

  上传时间： 2017-02-26

  上传用户：zhangqi

• 这是Virtual PC或VMWare虚拟机所创虚拟硬盘的文件读取程序.主要用到的是硬盘及分区格式的知识.因为VMware所创的硬盘文件最小为100M所以我没有测试,如果你测试不可用的话那我也没办法,免费下载

  资源简介：这是Virtual PC或VMWare虚拟机所创虚拟硬盘的文件读取程序.主要用到的是硬盘及分区格式的知识.因为VMware所创的硬盘文件最小为100M所以我没有测试,如果你测试不可用的话那我也没办法,但VMware的硬盘文件与Virtual PC应该是基本一样的,只是好像VMware在硬盘文...

  标签： Virtual VMWare VMware 100M

  上传时间： 2016-02-09

  上传用户：84425894

• verilog设计的加法器免费下载

  资源简介：用verilog设计的加法器，经过modelsim工具验证无问题。有问题请反馈。

  标签： verilog 加法器

  上传时间： 2017-02-27

  上传用户：zhangqi

• verilog编写的32位浮点加法器免费下载

  资源简介：verilog编写的32位浮点加法器

  标签： verilog 编写 浮点 加法器

  上传时间： 2015-03-09

  上传用户：372825274

• 加法器（使用verilog编写的）,虽然简单免费下载

  资源简介：加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！

  标签： verilog 加法器 编写

  上传时间： 2013-12-10

  上传用户：410805624

• 用一位全加器组成四位全加器. 所用语言是verilog HDL. 主要用在加法器的设计中。免费下载

  资源简介：用一位全加器组成四位全加器. 所用语言是verilog HDL. 主要用在加法器的设计中。

  标签： verilog HDL 全加器 语言

  上传时间： 2015-05-02

  上传用户：zukfu

• 11,13,16位超前进位加法器的verilog HDL源代码。免费下载

  资源简介：11,13,16位超前进位加法器的verilog HDL源代码。

  标签： verilog HDL 11 13

  上传时间： 2013-12-28

  上传用户：ouyangtongze

• 测试向量波形产生：VHDL实例---加法器源程序免费下载

  资源简介：测试向量波形产生：VHDL实例---加法器源程序

  标签： VHDL 测试 向量 加法器

  上传时间： 2013-12-04

  上传用户：225588

• 帧同步模块的Veriolog源码。 在modelsim下的一个工程。有测试文件。免费下载

  资源简介：帧同步模块的Veriolog源码。 在modelsim下的一个工程。有测试文件。

  标签： Veriolog modelsim 帧同步 工程

  上传时间： 2014-01-16

  上传用户：a3318966

• verilog shi 实现的加法器（8位）适用于初学asic免费下载

  资源简介：verilog shi 实现的加法器（8位）适用于初学asic

  标签： verilog asic shi 8位

  上传时间： 2015-06-02

  上传用户：一诺88

• verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。免费下载

  资源简介：verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

  标签： verilog Modsim iout HDL

  上传时间： 2014-01-15

  上传用户：lanwei