基于vhdl的数控分频器设计的源代码及仿真
资源简介:基于vhdl的数控分频器设计的源代码及仿真
上传时间: 2016-02-11
上传用户:410805624
资源简介:数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于vhdl 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...
上传时间: 2014-11-29
上传用户:1051290259
资源简介:基于Quartus II的数控分频器的项目设计,实现对时钟信号的任意进制分频,包含了项目文件和vhdl源代码
上传时间: 2017-07-18
上传用户:yangbo69
资源简介:基于FPGA的分频器设计,已经通过了仿真(vhdl语言编写)
上传时间: 2013-12-14
上传用户:haoxiyizhong
资源简介:数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号;否则输出‘0’电平。
上传时间: 2015-07-16
上传用户:wxhwjf
资源简介:利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计
上传时间: 2013-11-28
上传用户:Shaikh
资源简介:数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间: 2013-12-11
上传用户:黑漆漆
资源简介:基于fpga和sopc的用vhdl语言编写的EDA数控分频器
上传时间: 2014-01-03
上传用户:yan2267246
资源简介:基于vhdl的分频器设计,这是源码希望对大家有用。
上传时间: 2014-01-25
上传用户:watch100
资源简介:基于vhdl的分频器设计,分频器在数字系统设计中应用频繁
上传时间: 2017-03-31
上传用户:脚趾头
资源简介:用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间: 2013-10-28
上传用户:xiaoxiang
资源简介:用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间: 2015-01-02
上传用户:oooool
资源简介:基于vhdl语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。
上传时间: 2013-12-31
上传用户:集美慧
资源简介:《分频器设计》绝对好用的EDA实验程序!已经通过测试。vhdl语言编写
上传时间: 2013-11-29
上传用户:star_in_rain
资源简介:数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间: 2016-10-13
上传用户:wangzhen1990
资源简介:用Verilog实现基于FPGA的通用分频器
上传时间: 2013-08-30
上传用户:xingyuewubian
资源简介:半整数分频器电路的vhdl源程序,供大家学习和讨论。
上传时间: 2013-12-24
上传用户:gxf2016
资源简介:vhdl语言写的基数分频器,多平台,通过MODESIM仿真
上传时间: 2015-07-20
上传用户:541657925
资源简介:用Verilog实现基于FPGA的通用分频器
上传时间: 2015-08-20
上传用户:songrui
资源简介:由vhdl 语言实现的数控分频 利用的是QUARTUES环境已经得到验证
上传时间: 2014-01-12
上传用户:teddysha
资源简介:vhdl语言编写的2分频器代码,简单易懂
上传时间: 2014-01-08
上传用户:lht618
资源简介:好的分频器设计程序,有三个,二分频,八分频随便改,比较实用
上传时间: 2016-07-15
上传用户:songyue1991
资源简介:利用vhdl语言描述的5分频器(改变程序中m1,m2值,可作为任意奇数分频器)
上传时间: 2013-12-23
上传用户:稀世之宝039
资源简介:利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时(0~23),用HEX3~HEX2显示分钟(0~59),用HEX1~HEX0显示秒钟(0~59)。
上传时间: 2014-12-20
上传用户:dbs012280
资源简介:用FPGA仿真实现数控分频器,完整的工程文件
上传时间: 2014-06-18
上传用户:dyctj
资源简介:用verilog实现了奇数和偶数不同的分频器设计
上传时间: 2016-07-11
上传用户:jhjjh
资源简介:自己编的一个分频器的程序模版 虽然原理很简单,经过多次实践很实用 被多次用在其它的程序中
上传时间: 2015-03-20
上传用户:cjf0304
资源简介:CPLD 的程序,分频器
上传时间: 2014-01-12
上传用户:671145514
资源简介:vhdl语言描述分频器,实现2、4、8、16……分频,经过实践
上传时间: 2013-12-30
上传用户:hongmo
资源简介:fredivn.vhd 偶数分频 fredivn1.vhd 奇数分频 frediv16.vhd 16分频 PULSE.vhd 数控分频器
上传时间: 2016-11-21
上传用户:zl5712176