虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 用vhdl语言实现序列检测器的设计 这是学习VHDL语言的经典例子

用vhdl语言实现序列检测器的设计 这是学习VHDL语言的经典例子

  • 资源大小:4 K
  • 上传时间: 2014-11-29
  • 上传用户:ahkid
  • 资源积分:2 下载积分
  • 标      签: vhdl VHDL 语言 序列

资 源 简 介

用vhdl语言实现序列检测器的设计 这是学习VHDL语言的经典例子

相 关 资 源

您 可 能 感 兴 趣 的