虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > verilog VSIP core,用verilog语言编写

verilog VSIP core,用verilog语言编写

  • 资源大小：14 K
  • 上传时间： 2014-12-06
  • 上传用户：cnnotes
  • 资源积分：2 下载积分
  • 标      签： verilog VSIP core 语言

资 源 简 介

verilog VSIP core,用verilog语言编写，希望对各位朋友有所帮助！

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1