虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 將VHDL設計轉換成Verilog設計的程式

將VHDL設計轉換成Verilog設計的程式

  • 资源大小:18 K
  • 上传时间: 2016-01-18
  • 上传用户:judydance
  • 资源积分:2 下载积分
  • 标      签: Verilog VHDL 程式

资 源 简 介

將VHDL設計轉換成Verilog設計的程式

相 关 资 源

您 可 能 感 兴 趣 的