虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合

FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合

  • 资源大小:60 K
  • 上传时间: 2015-11-22
  • 上传用户:zh64077118
  • 资源积分:2 下载积分
  • 标      签: modelsim Verilog FIFO 程序

资 源 简 介

FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合

相 关 资 源

您 可 能 感 兴 趣 的