2个4位二进制数相加的加法器件,其结果显示在七段译码器中
资源简介:2个4位二进制数相加的加法器件,其结果显示在七段译码器中
上传时间: 2015-11-04
上传用户:chenjjer
资源简介:这是一个用multisim编写的用8421BCD码表示的两个一位十进制数相加的加法器
上传时间: 2016-09-17
上传用户:kelimu
资源简介:用VHDL语言编写的两个四位二进制数相减,其结果会出现进位
上传时间: 2015-08-25
上传用户:daoxiang126
资源简介:这是我自己写的两个8位二进制数的乘法程序,在xilinx Spartan3E 上已经调试成功,拿出来与大家分享!
上传时间: 2015-11-09
上传用户:alan-ee
资源简介:本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
上传时间: 2014-11-29
上传用户:270189020
资源简介:8位加法树乘法器,实现两个8位二进制数相乘,采用verilog hdl
上传时间: 2016-12-19
上传用户:lhc9102
资源简介:加法器是实现两个二进制数相加运算的 基本单元电路。8 位加法器就是实现两个8 位 二进制相加,同时加上低位进位的运算电路。
上传时间: 2016-12-29
上传用户:lx9076
资源简介:一、本程序完成功能要求: 完成两个压缩的8位多字节无符号BCD数相加的程序段。要求提供调试通过的源代码、可执行程序和编程小结readme.txt文件。 两个操作数可以由键盘输入。输出要求:在屏幕上显示出参与运算的两个加数和结果和。 二、使用说明: 点...
上传时间: 2013-12-21
上传用户:qweqweqwe
资源简介:移位乘法器的输入为两个4位操作数a和b,启动乘法器由stb控制,clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法,即对两个操作数进行逐位的移位相加,迭代4次后输出结果。具体算法: 1. 被乘数...
上传时间: 2014-01-03
上传用户:星仔
资源简介:内存中连续存放着16个十六位二进制数,在原16个数的第4和第5个数之间插入00FFH,在原16个数的第8和第9个数之间插入FF00H,在原16个数的第12和第13个数之间插入55AAH, 在原16个数的最后加入AA55H。将按上述方法插入4个数后得到的20个数存入内存中。
上传时间: 2014-02-24
上传用户:alan-ee
资源简介:本程序能从键盘读入二个五位十进制数(1位符号位+4位数值位),并将这二个十进制数分别转换为二进制数,然后求其和,再将和以十进制形式进行显示。
上传时间: 2015-02-27
上传用户:星仔
资源简介:本程序能从键盘读入二个五位十进制数(1位符号位+4位数值位),并将这二个十进制数 分别转换为二进制数,然后求其和,再将和以十进制形式进行显示。
上传时间: 2015-06-22
上传用户:ghostparker
资源简介:本程序能从键盘读入二个五位十进制数(1位符号位+4位数值位),并将这二个十进制数 分别转换为二进制数,然后求其和,再将和以十进制形式进行显示。
上传时间: 2015-09-30
上传用户:shinesyh
资源简介:一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法,简化了部分积的符号扩展,采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元,整个设计用VHDL语言实现。
上传时间: 2013-12-23
上传用户:skfreeman
资源简介:本上载源码解决了16位二进制数的乘法,32为除以16位二进制数的除法
上传时间: 2015-05-18
上传用户:恋天使569
资源简介:LRC校验函数说明及程序源码, 错误校验用于 ASCII 模式。这个错误校验码是一个 8 位二进制数,可作为 2 个 ASCII 十六进制字节传送。计算 LRC 码时,仅设备地址、功能代码、数据块字节参加
上传时间: 2014-10-28
上传用户:zyt
资源简介:2个1000位大整数相乘,模拟计算机的计算方式,先将乘数和被乘数都转换为0,1编码的长字符串,然后移位相加,最后转变回10进制。
上传时间: 2013-12-18
上传用户:wkchong
资源简介:一个动态可视化的MCS-51全功能模拟器,此模拟器可以让您在PC机上模拟运行MCS-51程序就如同在硬体上一样. 这模拟器提供8KB的程序空间,256字节的RAM,16KB的XRAM,2个16位的定时/计数器(T0与T1),一个实时时钟,一个 5x6 的小键盘,一个 128x64 点阵的 LCD,一个音频...
上传时间: 2013-12-13
上传用户:叶山豪
资源简介:16位二进制数与8位二进制数的无符号除法
上传时间: 2013-12-20
上传用户:cooran
资源简介:此为用汇编语言编写的一个十进制加减计算器的课程设计。能够实现两个二位十进制数的加减运算,并具有友好的界面。
上传时间: 2016-08-01
上传用户:古谷仁美
资源简介:用8个发光管演示出8位二进制数累加过程。
上传时间: 2016-10-14
上传用户:netwolf
资源简介:两个32位无符号整数的乘积的汇编程序 注意乘法的错位相加
上传时间: 2013-12-15
上传用户:bjgaofei
资源简介:简单的数字电路设计,全部由分立的IC实现,实物已经做出过。实现两个四位二进制数相加,和一个四位二进制移位的功能。仿照MCU指令进行设计,有2位二进制操作码,8位输入和5位输出端,内部时钟控制电路。对于了解8位或者16位的MCU指令时序逻辑有点帮助.
上传时间: 2014-01-15
上传用户:225588
资源简介:改程序用VHDL编写 实现由8位二进制数转化成整数的功能
上传时间: 2017-05-01
上传用户:D&L37
资源简介:输入两个两位十进制数,就可以得到他们的和,实现两个十进制书相加
上传时间: 2014-03-09
上传用户:aysyzxzm
资源简介:八位数码管共阴极显示电路以及六位二进制数的输出
上传时间: 2017-08-22
上传用户:wfl_yy
资源简介:设计一种可以实现16位有符号_无符号二进制数乘法的乘法器,适合感兴趣的学习者学习.
上传时间: 2022-04-27
上传用户:
资源简介:ADSP-BF53x是主频高达600 MHz 高性能Blackfin处理器内核包括:2个16位MAC,2个40位ALU,4个8位视频ALU,以及1个40位移位器
上传时间: 2013-12-16
上传用户:sxdtlqqjl
资源简介:用VHDL设计一个4位二进制并行半加器,要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出
上传时间: 2014-11-24
上传用户:haohaoxuexi
资源简介:2个1000位大整数相乘,采用链表的方式组织乘数和被乘数,相乘得到结果存在链表中,最后累加打印出结果
上传时间: 2016-01-09
上传用户:songrui