用vhdl硬件语言设计的16位cpu

相 关 资 源

• 用vhdl硬件语言设计的16位cpu免费下载

  资源简介：用vhdl硬件语言设计的16位cpu，上传的压缩包既包含源代码又包含详细的文档说明。

  标签： vhdl cpu 硬件语言设计

  上传时间： 2015-10-27

  上传用户：refent

• 用vhdl硬件语言实现的iic顶层控制程序免费下载

  资源简介：用vhdl硬件语言实现的iic顶层控制程序

  标签： vhdl iic 硬件 控制

  上传时间： 2016-10-18

  上传用户：小宝爱考拉

• 利用Verilog设计的16位cpu的设计案例免费下载

  资源简介：利用Verilog设计的16位cpu的设计案例，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

  标签： verilog cpu

  上传时间： 2022-05-16

  上传用户：得之我幸78

• 用vhdl语用实现简单的16位cpu功能免费下载

  资源简介：用vhdl语用实现简单的16位cpu功能

  标签： vhdl cpu

  上传时间： 2014-11-07

  上传用户：lz4v4

• vhdl语言实现的16位快速乘法器免费下载

  资源简介：vhdl语言实现的16位快速乘法器

  标签： vhdl 语言 乘法器

  上传时间： 2013-11-30

  上传用户：yd19890720

• 简单的16位cpu的vhdl设计 vhdl代码和cpu设计过程免费下载

  资源简介：简单的16位cpu的vhdl设计 vhdl代码和cpu设计过程

  标签： vhdl vhdl cpu cpu

  上传时间： 2016-06-04

  上传用户：tonyshao

• vhdl设计实体的基本结构 vhdl的语言要素 用vhdl实现电路设计的方法 vhdl设计流程免费下载

  资源简介：vhdl设计实体的基本结构 vhdl的语言要素 用vhdl实现电路设计的方法 vhdl设计流程

  标签： vhdl 实体 基本结构 语言

  上传时间： 2014-01-06

  上传用户：dongbaobao

• 用vhdl硬件语言实现数字调制系统基带码发生器免费下载

  资源简介：用vhdl硬件语言实现数字调制系统基带码发生器

  标签： vhdl 硬件 数字调制 基带

  上传时间： 2014-01-10

  上传用户：helmos

• vhdl硬件语言编写的曼彻斯特码的解码程序免费下载

  资源简介：此曼彻斯特码的解码程序是采用vhdl硬件语言编写的。

  标签： vhdl 硬件 曼彻斯特 语言

  上传时间： 2013-09-06

  上传用户：zhouli

• 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• cpld语言编制的16位ad转换器ads850的驱动免费下载

  资源简介：cpld语言编制的16位ad转换器ads850的驱动

  标签： cpld ads 850 语言

  上传时间： 2014-11-23

  上传用户：yulg

• 这是用数据流来设计的8位比较器,很简单,也很使用,希望能有所帮助,谢谢批评指导免费下载

  资源简介：这是用数据流来设计的8位比较器,很简单,也很使用,希望能有所帮助,谢谢批评指导

  标签： 数据流 8位 比较器

  上传时间： 2016-06-22

  上传用户：cxl274287265

• 采用C语言开发的16位单片机dsPIC免费下载

  资源简介：采用C语言开发的16位单片机dsPIC，应用于飞行控制，此段为计算偏距的PID算法

  标签： dsPIC C语言 位单片机

  上传时间： 2014-01-17

  上传用户：wyc199288

• 本文十一个用vhdl频率计设计的方案描述免费下载

  资源简介：本文十一个用vhdl频率计设计的方案描述，该设计阐明了设计的思路，步骤以及设计的最终代码，设计方案十分详细，是您学习的必备辅助！

  标签： vhdl 频率计设 方案

  上传时间： 2016-11-25

  上传用户：我干你啊

• 设计一个非常简单的16位cpu免费下载

  资源简介：设计一个非常简单的16位cpu，让你从头到尾了解设计过程

  标签： cpu

  上传时间： 2017-05-14

  上传用户：chenlong

• 基于AVR单片机的用8255与74LS154设计的16×16点阵屏实验免费下载

  资源简介：基于AVR单片机的用8255与74LS154设计的16×16点阵屏实验，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

  标签： avr单片机

  上传时间： 2022-05-19

  上传用户：

• maxII16_cpu,altera的maxII系列的16位cpu免费下载

  资源简介：maxII16_cpu,altera的maxII系列的16位cpu

  标签： maxII cpu altera 16

  上传时间： 2014-01-18

  上传用户：xiaoyunyun

• verilog语言写的8位cpu源代码免费下载

  资源简介：verilog语言写的8位cpu源代码，基本的算术运算和逻辑运算，对于学习计算机原理和verilog语言都有良好的效果

  标签： verilog cpu 8位 语言

  上传时间： 2014-01-14

  上传用户：四只眼

• 基于fpga和sopc的用vhdl语言编写的EDA8位16进制频率计免费下载

  资源简介：基于fpga和sopc的用vhdl语言编写的EDA8位16进制频率计

  标签： fpga vhdl EDA8 sopc

  上传时间： 2016-02-04

  上传用户：myworkpost

• 用vhdl硬件描述语言完成秒表的设计免费下载

  资源简介：用vhdl硬件描述语言完成秒表的设计，分6个模块

  标签： vhdl 硬件描述语言

  上传时间： 2016-08-24

  上传用户：大三三

• 用高速硬件语言vhdl设计的全功能数字钟免费下载

  资源简介：用高速硬件语言vhdl设计的全功能数字钟，经测试运行稳定

  标签： vhdl 硬件 数字 语言

  上传时间： 2016-12-26

  上传用户：wxhwjf

• 此程序是用vhdl硬件描述语言编写的,实现四位全加器的功能免费下载

  资源简介：此程序是用vhdl硬件描述语言编写的,实现四位全加器的功能

  标签： vhdl 程序 硬件描述语言 全加器

  上传时间： 2017-01-07

  上传用户：天诚24

• 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.免费下载

  资源简介：本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

  标签： Verilog HDL 程序 全加器

  上传时间： 2013-12-03

  上传用户：moerwang

• 用vhdl硬件描述语言编写的FIR数字滤波器免费下载

  资源简介：用vhdl硬件描述语言编写的FIR数字滤波器

  标签： vhdl FIR 硬件描述语言 数字滤波器

  上传时间： 2014-01-22

  上传用户：cuibaigao

• 我自己用vhdl语言编的16阶FIR数字滤波器免费下载

  资源简介：我自己用vhdl语言编的16阶FIR数字滤波器，仿真是在Quartus II上通过的，对大家一定有帮助的，压缩文件里还有详细的设计说明呢，肯定让你完全了解数字滤波器的设计。

  标签： vhdl FIR 语言 数字滤波器

  上传时间： 2013-12-19

  上传用户：lili123

• 用vhdl硬件描述语言实现的对FPGA（Cyclone II）的配置的vhdl源代码。免费下载

  资源简介：用vhdl硬件描述语言实现的对FPGA（Cyclone II）的配置的vhdl源代码。

  标签： vhdl Cyclone FPGA 硬件描述语言

  上传时间： 2015-04-02

  上传用户：nanxia

• 作者:Analog Devices,Inc 平台：ADSP21xx 编程语言：ASM 说明：ADSP21xx用AD的16位定点DSP作音频压缩器性价比不错免费下载

  资源简介：作者:Analog Devices,Inc 平台：ADSP21xx 编程语言：ASM 说明：ADSP21xx用AD的16位定点DSP作音频压缩器性价比不错

  标签： ADSP Devices Analog 21

  上传时间： 2015-05-02

  上传用户：cursor

• 这是用vhdl语言写的32位分频器的程序免费下载

  资源简介：这是用vhdl语言写的32位分频器的程序，可直接运行，看结果，欢迎使用。多指正，交流。

  标签： vhdl 语言 分频器 程序

  上传时间： 2015-05-11

  上传用户：chenlong

• 用vhdl硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。免费下载

  资源简介：用vhdl硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。

  标签： miniUART vhdl Core FPGA

  上传时间： 2015-07-22

  上传用户：稀世之宝039

• 用vhdl语言编写的三位二进制的乘法器免费下载

  资源简介：用vhdl语言编写的三位二进制的乘法器，其原理是每位相乘后再错位相加

  标签： vhdl 语言 编写 二进制

  上传时间： 2014-08-31

  上传用户：66666