循环纠错码译码器VHDL代码。通信方面FPGA设计基础代码。

相 关 资 源

• 循环纠错码译码器VHDL代码。通信方面FPGA设计基础代码。免费下载

  资源简介：循环纠错码译码器VHDL代码。通信方面FPGA设计基础代码。

  标签： VHDL FPGA 代码 循环

  上传时间： 2013-12-09

  上传用户：xyipie

• VHDL编写的汉明纠错码译码器,数字传输中汉明纠错码的译码所用免费下载

  资源简介：VHDL编写的汉明纠错码译码器,数字传输中汉明纠错码的译码所用

  标签： VHDL 汉 纠错码 编写

  上传时间： 2014-12-05

  上传用户：笨小孩

• EDA 七段译码器 VHDL代码免费下载

  资源简介：EDA 七段译码器 VHDL代码

  标签： VHDL EDA 译码器 代码

  上传时间： 2014-11-01

  上传用户：yyq123456789

• 循环码纠错译码器免费下载

  资源简介：循环码纠错译码器，简单易学，十分适合初学者使用

  标签： 循环码 纠错 译码器

  上传时间： 2017-07-01

  上传用户：caixiaoxu26

• 用VHDL语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。免费下载

  资源简介：用VHDL语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。

  标签： VHDL FPGA 语言 编写

  上传时间： 2013-12-24

  上传用户：蠢蠢66

• VHDL高速基于分布式滤波器FPGA设计论文免费下载

  资源简介：VHDL 高速基于分布式滤波器FPGA设计论文

  标签： VHDL FPGA 分布式 滤波器

  上传时间： 2013-08-09

  上传用户：qwerasdf

• 基于C51和PDIUSBD12USB接口芯片的USB通信固件设计源程序代码免费下载

  资源简介：基于C51和PDIUSBD12USB接口芯片的USB通信固件设计源程序代码

  标签： USB PDIUSBD C51 12

  上传时间： 2015-08-15

  上传用户：shus521

• 图书馆查询系统。是C语言初学者必备的一个简单程序设计。很有意义和基础价值。免费下载

  资源简介：图书馆查询系统。是C语言初学者必备的一个简单程序设计。很有意义和基础价值。

  标签： 图书馆 C语言 初学者 价值

  上传时间： 2013-12-03

  上传用户：wendy15

• 步进电机位置控制系统的FPGA设计与实现。免费下载

  资源简介：步进电机位置控制系统的FPGA设计与实现。

  标签： FPGA 步进电机 位置控制系统

  上传时间： 2016-09-02

  上传用户：xhz1993

• TI的TUSB3210芯片的原理图和PCB文件。为您的设计提供参考。免费下载

  资源简介：TI的TUSB3210芯片的原理图和PCB文件。为您的设计提供参考。

  标签： TUSB 3210 PCB 芯片

  上传时间： 2016-11-11

  上传用户：ve3344

• Ajax树形结构设计与例子。 Ajax树形结构设计与例子。免费下载

  资源简介：Ajax树形结构设计与例子。 Ajax树形结构设计与例子。

  标签： Ajax 树 结构设计

  上传时间： 2013-12-26

  上传用户：ommshaggar

• 很不错的FPGA设计学习资料。非常值得看一看哦。免费下载

  资源简介：很不错的FPGA设计学习资料。非常值得看一看哦。

  标签： FPGA

  上传时间： 2014-01-04

  上传用户：qq21508895

• VHDL 高速基于分布式滤波器FPGA设计论文免费下载

  资源简介：VHDL 高速基于分布式滤波器FPGA设计论文

  标签： VHDL FPGA 分布式 滤波器

  上传时间： 2014-01-17

  上传用户：gyq

• 一个用VHDL语言编写的译码器程序免费下载

  资源简介：一个用VHDL语言编写的译码器程序，希望学习的人能够下载学习。

  标签： VHDL 语言 编写 程序

  上传时间： 2013-12-23

  上传用户：as275944189

• 用VHDL 语言描述度三线八线译码器免费下载

  资源简介：用VHDL 语言描述度三线八线译码器，其开发均在FPGA中

  标签： VHDL 语言 译码器

  上传时间： 2013-12-20

  上传用户：love1314

• 38译码器VHDL语言免费下载

  资源简介：文件是3线-8线译码器的VHDL语言实现，非常简单，仅供参考！！！

  标签： VHDL 译码器 语言

  上传时间： 2020-05-06

  上传用户：nathan1112

• （2，1，9）软判决Viterbi译码器的设计与FPGA实现免费下载

  资源简介：卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器...

  标签： Viterbi FPGA 软判决 译码器

  上传时间： 2013-07-23

  上传用户：叶山豪

• 基于FPGA的Turbo码编译码器研究与实现免费下载

  资源简介：本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交...

  标签： Turbo FPGA 编译码器

  上传时间： 2013-04-24

  上传用户：haohaoxuexi

• 新型并行Turbo编译码器的FPGA实现免费下载

  资源简介：可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界...

  标签： Turbo FPGA 并行 编译码器

  上传时间： 2013-04-24

  上传用户：ziyu_job1234

• 卷积Turbo码编译码器FPGA实现免费下载

  资源简介：卷积Turbo码因其优异的纠错性能越来越受人门的关注，而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准，以低时延、高吞吐量、支持高时钟频率、参数可配置为目标，对卷积Turbo码编码器和译码器的FPG...

  标签： Turbo FPGA 卷积 编译码器

  上传时间： 2013-05-19

  上传用户：cuibaigao

• 用systemview做的一个Golay 码编译码器免费下载

  资源简介：用systemview做的一个Golay 码编译码器，可以改成matlab的程序来用。

  标签： systemview Golay 编译码器

  上传时间： 2014-01-01

  上传用户：LouieWu

• 此三八译码器免费下载

  资源简介：此三八译码器，实现模拟信息量到数字量的计算。

  标签： 译码器

  上传时间： 2017-04-25

  上传用户：yzy6007

• PDF417纠错码原理及实现免费下载

  资源简介：PDF417纠错码原理及实现，一个关于纠错的文档资料。

  标签： 417 纠错码

  上传时间： 2013-12-25

  上传用户：waizhang

• Quartus II的FPGA CPLD开发免费下载

  资源简介：1Quartus II软件的安装2Quartus II软件的使用、开发板的使用本章将通过3个完整的例子，一步一步的手把手的方式完成设计，完成这3个设计，并得到正确的结果，将会快速、有效的掌握在Altera Quartusll软件环境下进行FPGA设计与开发的方法、流程，并熟悉开发板的...

  标签： FPGA cpld

  上传时间： 2022-07-18

  上传用户：

• 这是Actel 的FPGA的译码器的VHDL源代码。免费下载

  资源简介：这是Actel 的FPGA的译码器的VHDL源代码。

  标签： Actel FPGA VHDL 译码器

  上传时间： 2013-08-10

  上传用户：大灰狼123456

• 通过对用硬件描述语言VHDL表示的某个专用部件（如中断控制器、差错控制码编码/译码器免费下载

  资源简介：通过对用硬件描述语言VHDL表示的某个专用部件（如中断控制器、差错控制码编码/译码器，此为译码器）的代码分析，构建它的逻辑结构，加深对相关部件设计技术的理解。 试验平台：MaxPlusII

  标签： VHDL 硬件描述语言 中断控制器 差错控制

  上传时间： 2015-04-08

  上传用户：lps11188

• 译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.免费下载

  资源简介：译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.

  标签： MAXPLUS VHDL 译码器 二进制

  上传时间： 2013-12-23

  上传用户：lepoke

• 37个经典的VHDL程序。有比较器、七段译码器、状态机等。免费下载

  资源简介：37个经典的VHDL程序。有比较器、七段译码器、状态机等。

  标签： VHDL 程序 比较器 状态

  上传时间： 2016-07-13

  上传用户：541657925

• 这是Actel 的FPGA的译码器的VHDL源代码。免费下载

  资源简介：这是Actel 的FPGA的译码器的VHDL源代码。

  标签： Actel FPGA VHDL 译码器

  上传时间： 2017-03-23

  上传用户：redmoons

• 1.学习7段数码显示译码器设计。 2.进一步熟悉VHDL设计技术,掌握CASE语句的使用。 3.掌握文本输入法的顶层设计方法。免费下载

  资源简介：1.学习7段数码显示译码器设计。 2.进一步熟悉VHDL设计技术,掌握CASE语句的使用。 3.掌握文本输入法的顶层设计方法。

  标签： VHDL CASE 数码显示 译码器

  上传时间： 2014-01-25

  上传用户：duoshen1989