自己刚编写的vhdl语言来实现的D触发器

资 源 简 介

自己刚编写的vhdl语言来实现的D触发器，自我感觉还可以，也通过了编译，如果有需要就下载去看看吧

您 可 能 感 兴 趣 的

• VHDL的D触发器,简明了
• VHDL各种D触发器程序
• VHDL各种D触发器程序
• 自己刚编写的vhdl语言来实现的D触发器
• 由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证
• 用vhdl编写的D触发器
• 大学计算机数字逻辑实验作业 用Multisim仿真软件编写 计数器 用双D触发器74Ls74构成四位二进制串行计数器 二分频计数原理
• D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.
• 数字锁相环的源代码。用硬件编程语言VHDL编写。
• 该源码为用VHDL（硬件描述语言）编写的100个实例的源代码