用verilog编写适中分频器 并且还有测试程序
资源简介:用verilog编写适中分频器 并且还有测试程序
上传时间: 2013-11-28
上传用户:dongqiangqiang
资源简介:用verilog编写适中分频器 并且还有测试程序
上传时间: 2013-12-17
上传用户:evil
资源简介:用verilog编写的bch译码器,包括测试文件,随机加载了比特流,进行了测试。
上传时间: 2013-12-15
上传用户:mpquest
资源简介:本文件介绍的是用verilogHDL语言设计分频器和32位计数器.
上传时间: 2013-12-15
上传用户:缥缈
资源简介:关于用触发器构建简单分频器的介绍文档,图文并茂,讲解详细
上传时间: 2015-09-27
上传用户:wang5829
资源简介:用vhdl实现的分频器,可产生任意对主时钟的分频,从而是实现不同频率pwm的控制
上传时间: 2016-06-01
上传用户:6546544
资源简介:该源码为VHDL语言编写的分频器,在W-4b教学平台上通过验证
上传时间: 2016-09-17
上传用户:erkuizhang
资源简介:分频器 8分频器 50 已经测试 可以用 代码可更改
上传时间: 2014-01-06
上传用户:181992417
资源简介:一个用java编写的很有价值的记忆测试程序.
上传时间: 2014-01-25
上传用户:myworkpost
资源简介:用verilog编写的三分频器代码,用modelsim测试没有问题,有问题请反馈给我
上传时间: 2017-02-26
上传用户:zhangqi
资源简介:verilog实现无分频时钟,包括测试文件,经过验证可用
上传时间: 2017-05-19
上传用户:牧羊人8920
资源简介:用verilog实现基于FPGA的通用分频器
上传时间: 2013-08-30
上传用户:xingyuewubian
资源简介:用VHDL编写的8位全加器,数字分频器等程序
上传时间: 2013-12-16
上传用户:ztj182002
资源简介:用verilog实现基于FPGA的通用分频器
上传时间: 2015-08-20
上传用户:songrui
资源简介:这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器,在运用时,不需要阅读VHDL源代码,只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。
上传时间: 2015-08-23
上传用户:xinyuzhiqiwuwu
资源简介:《分频器设计》绝对好用的EDA实验程序!已经通过测试。VHDL语言编写
上传时间: 2013-11-29
上传用户:star_in_rain
资源简介:使用verilog编写分频器,包括奇分频和偶分频,可以进行任意奇偶分频
上传时间: 2016-01-23
上传用户:stvnash
资源简介:基于fpga和sopc的用VHDL语言编写的EDA数控分频器
上传时间: 2014-01-03
上传用户:yan2267246
资源简介:用verilog HDL实现的任意 频率分频器源代码,是一个通用的程序
上传时间: 2014-01-07
上传用户:alan-ee
资源简介:用verilog实现了奇数和偶数不同的分频器设计
上传时间: 2016-07-11
上传用户:jhjjh
资源简介:用verilog编写的抢答器程序。由硬件思维编写,由一个多路开关和一个触发器构成,比起c,简单并且稳定。
上传时间: 2014-11-12
上传用户:frank1234
资源简介:用verilog编写的抢答器,当主持人宣布“开始比赛”,系统初始化,选手进入“抢答状态”。当某一选手首先按下抢答开关时,相应的指示灯亮,此时抢答器不再接受其他输入信号。电路具有累计分控制(分别用4个4位选手的积分——十六进制数),由主持人控制“加...
上传时间: 2014-01-16
上传用户:佳期如梦
资源简介:用verilogHDL实现基于FPGA的通用分频器的设计
上传时间: 2013-10-28
上传用户:xiaoxiang
资源简介:用verilogHDL实现基于FPGA的通用分频器的设计
上传时间: 2015-01-02
上传用户:oooool
资源简介:这是用VHDL语言写的32位分频器的程序,可直接运行,看结果,欢迎使用。多指正,交流。
上传时间: 2015-05-11
上传用户:chenlong
资源简介:这是一个用JAVA编写的文本编辑器,主要实现了部分简单常用的功能.(并且能够实现界面风格的转换)
上传时间: 2015-06-04
上传用户:dragonhaixm
资源简介:利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器
上传时间: 2014-01-18
上传用户:erkuizhang
资源简介:基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)
上传时间: 2013-12-14
上传用户:haoxiyizhong
资源简介:verilog分频器~时钟为50hmz,波特率采用9600bps~
上传时间: 2013-12-27
上传用户:lwwhust
资源简介:用CD4013双D触发器做的脉冲4分频器,以及单键触模式灯开关介绍,只用一个触摸电极片,就能完成开灯和关灯,以及多个触摸式开关电路举例
上传时间: 2016-03-01
上传用户:开怀常笑