硬件出租车记数器完整的VHDL语言设计

相 关 资 源

• 硬件出租车记数器完整的VHDL语言设计免费下载

  资源简介：硬件出租车记数器完整的VHDL语言设计，可以仿真下载测试

  标签： VHDL 硬件 出租车 记数

  上传时间： 2015-08-24

  上传用户：nanshan

• 线性相位FIR滤波器（17阶）的VHDL语言设计 功能很强大免费下载

  资源简介：线性相位FIR滤波器（17阶）的VHDL语言设计 功能很强大，很好用

  标签： VHDL FIR 线性 相位

  上传时间： 2016-08-10

  上传用户：dongbaobao

• 这是一个8分频的VHDL语言设计程序免费下载

  资源简介：这是一个8分频的VHDL语言设计程序，也可以看成是8进制计数器

  标签： VHDL 分频 语言 设计程序

  上传时间： 2013-12-22

  上传用户：nanxia

• 利用VHDL 语言设计出租车计费系统, 使其实现计费以及预置和模拟汽车启动、停止、暂停等功能, 并设计动态扫描电路显示车费数目, 突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序免费下载

  资源简介：利用VHDL 语言设计出租车计费系统, 使其实现计费以及预置和模拟汽车启动、停止、暂停等功能, 并设计动态扫描电路显示车费数目, 突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序通过下载到特定芯片后, 可应用于实际的出租车计费系统...

  标签： VHDL 语言 出租车计费系统 计费

  上传时间： 2017-05-22

  上传用户：变形金刚

• 基于FPGA的MCS51核的VHDL语言设计与实现.rar免费下载

  资源简介：本文以研究嵌入式微处理器为主，自主地设计了能够运行MCS-51系列单片机指令的MCU系统。系统采用了VHDL 语言与原理框图的综合设计方法，并且在Altera公司的FPGA上通过验证。论文深入地研究了微处理器的指令系统和数据地址通路，采用VHDL 语言完成了取指单元，...

  标签： FPGA VHDL MCS

  上传时间： 2013-05-20

  上传用户：2525775

• VHDL语言设计的秒表免费下载

  资源简介：VHDL语言设计的秒表，实现计时功能，实现报时功能，并且通过硬件实验。

  标签： VHDL 语言

  上传时间： 2014-01-14

  上传用户：zq70996813

• 用VHDL语言设计基于FPGA器件的高采样率FIR滤波器免费下载

  资源简介：用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计

  标签： VHDL FPGA FIR 语言

  上传时间： 2013-08-07

  上传用户：ukuk

• 一个使用VHDL语言设计的电梯控制程序免费下载

  资源简介：这是一个使用VHDL语言设计的电梯控制程序，里面还有仿真时序图。

  标签： VHDL 语言 电梯控制 程序

  上传时间： 2013-08-20

  上传用户：希酱大魔王

• 用VHDL语言设计CPU中的一部分：加法器的设计免费下载

  资源简介：用VHDL语言设计CPU中的一部分：加法器的设计，包括多种加法器的设计方法！内容为英文

  标签： VHDL CPU 语言 分

  上传时间： 2015-06-11

  上传用户：xiaohuanhuan

• 用VHDL语言设计CPU中的一部分：乘法器的设计免费下载

  资源简介：用VHDL语言设计CPU中的一部分：乘法器的设计，包括多种乘法器的设计方法！内容为英文

  标签： VHDL CPU 语言 分

  上传时间： 2015-06-11

  上传用户：450976175

• 移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件免费下载

  资源简介：移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件

  标签： FPGA VHDL 移位 硬件

  上传时间： 2015-07-01

  上传用户：bakdesec

• ic设计入门 用VHDL语言设计IC的一些主要方法和说明免费下载

  资源简介：ic设计入门 用VHDL语言设计IC的一些主要方法和说明

  标签： VHDL IC的 语言

  上传时间： 2015-08-17

  上传用户：zhengzg

• 此文是一个完整的字符发生器的设计及设置,文中有完整的VHDL代码及原理图.免费下载

  资源简介：此文是一个完整的字符发生器的设计及设置,文中有完整的VHDL代码及原理图.

  标签： VHDL 字符 发生器 代码

  上传时间： 2013-12-30

  上传用户：rocwangdp

• 电子EDA,VHDL语言设计8位的fifo数据缓冲器的VHDL源程序免费下载

  资源简介：电子EDA,VHDL语言设计8位的fifo数据缓冲器的VHDL源程序

  标签： VHDL fifo VHDL EDA

  上传时间： 2016-01-10

  上传用户：wweqas

• FFT的VHDL语言程序,属于电子EDA,VHDL语言设计免费下载

  资源简介：FFT的VHDL语言程序,属于电子EDA,VHDL语言设计

  标签： VHDL FFT EDA 语言程序

  上传时间： 2014-12-07

  上传用户：lwwhust

• 用VHDL语言设计的频率计免费下载

  资源简介：用VHDL语言设计的频率计，经过验证，没有问题

  标签： VHDL 语言 频率计

  上传时间： 2013-12-08

  上传用户：15736969615

• 完整的C语言实验报告 实验1 C程序的运行环境和运行C程序的方法 实验2 数据类型、运算符和表达式 实验3 最简单的C程序设计 实验4 逻辑结构程序设计 实验5 循环控制免费下载

  资源简介：完整的C语言实验报告 实验1 C程序的运行环境和运行C程序的方法 实验2 数据类型、运算符和表达式 实验3 最简单的C程序设计 实验4 逻辑结构程序设计 实验5 循环控制

  标签： 实验 C程序 C语言 C程序设计

  上传时间： 2013-12-20

  上传用户：Breathe0125

• 是EDA设计的数字钟的VHDL语言程序免费下载

  资源简介：是EDA设计的数字钟的VHDL语言程序，可用Max+Plus2进行编译，仿真并下载到芯片中。

  标签： VHDL EDA 数字 语言程序

  上传时间： 2016-04-30

  上传用户：manlian

• 用VHDL语言设计的二输入与非门电路,结构简单,使用,希望能有所帮助,谢谢批评指导!免费下载

  资源简介：用VHDL语言设计的二输入与非门电路,结构简单,使用,希望能有所帮助,谢谢批评指导!

  标签： VHDL 语言 与非门电路 输入

  上传时间： 2016-06-22

  上传用户：miaochun888

• 这是用VHDL语言设计的四输入与非门电路,很简单,也很实用,希望对大家能有帮助,谢谢批评指导.免费下载

  资源简介：这是用VHDL语言设计的四输入与非门电路,很简单,也很实用,希望对大家能有帮助,谢谢批评指导.

  标签： VHDL 语言 与非门电路 家

  上传时间： 2016-06-22

  上传用户：xhz1993

• 本书详细介绍了VHDL语言设计数字逻辑电路和数字系统的过程和方法免费下载

  资源简介：本书详细介绍了VHDL语言设计数字逻辑电路和数字系统的过程和方法，并对设计中各种相关技术做了详细的介绍，出此之外，本书提供了丰富的 实例，条理清晰，通俗易懂。

  标签： VHDL 详细介绍 数字逻辑电路 数字系统

  上传时间： 2016-06-28

  上传用户：顶得柱

• 这是一个使用VHDL语言设计的电梯控制程序免费下载

  资源简介：这是一个使用VHDL语言设计的电梯控制程序，里面还有仿真时序图。

  标签： VHDL 语言 电梯控制 程序

  上传时间： 2013-12-25

  上传用户：xymbian

• 利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能免费下载

  资源简介：利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s

  标签： VHDL 语言 数字 分

  上传时间： 2016-07-17

  上传用户：lunshaomo

• 基于EDA的八音自动播放电子琴设计 内有VHDL语言设计 有免费下载

  资源简介：基于EDA的八音自动播放电子琴设计 内有VHDL语言设计 有

  标签： VHDL EDA 自动播放 电子琴

  上传时间： 2016-11-08

  上传用户：songrui

• VHDL语言设计的数字钟 具有时分秒三段显示免费下载

  资源简介：VHDL语言设计的数字钟 具有时分秒三段显示

  标签： VHDL 语言 数字 时分

  上传时间： 2017-01-25

  上传用户：evil

• 电子抢答器VHDL语言设计 材料是一图文格式的可能需要读者自己打上去 不过绝对真实免费下载

  资源简介：电子抢答器VHDL语言设计 材料是一图文格式的可能需要读者自己打上去 不过绝对真实

  标签： VHDL 电子抢答器 材料 语言

  上传时间： 2017-01-30

  上传用户：gmh1314

• 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。免费下载

  资源简介：采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满...

  标签： VHDL 100 MHz

  上传时间： 2013-12-25

  上传用户：zycidjl

• 用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高,免费下载

  资源简介：用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。

  标签： VHDL FPGA CPLD PLUS

  上传时间： 2013-12-28

  上传用户：zhengzg

• 适用异步收发器设计的VHDL语言,是学习UART知识的好例程免费下载

  资源简介：适用异步收发器设计的VHDL语言,是学习UART知识的好例程

  标签： VHDL UART 异步收发器 语言

  上传时间： 2014-08-29

  上传用户：lwwhust

• 一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序免费下载

  资源简介：一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序

  标签： FPGA VHDL 232 rs

  上传时间： 2014-01-09

  上传用户：cazjing