VHDL源代码.设计一个模为4的计数器

相 关 资 源

• VHDL源代码.设计一个模为4的计数器免费下载

  资源简介：VHDL源代码.设计一个模为4的计数器，并在实验箱上用七段数码管显示结果

  标签： VHDL 源代码 模 计数器

  上传时间： 2013-12-25

  上传用户：zxc23456789

• VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效免费下载

  资源简介：VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效，清零端为clrn,进位输出为co。

  标签： VHDL clk 源代码 十进制计数器

  上传时间： 2014-11-21

  上传用户：xc216

• matlab实现一个decimation为4的CIC滤波器免费下载

  资源简介：matlab实现一个decimation为4的CIC滤波器

  标签： decimation matlab CIC 滤波器

  上传时间： 2017-05-10

  上传用户：1427796291

• 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。免费下载

  资源简介：采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满...

  标签： VHDL 100 MHz

  上传时间： 2013-12-25

  上传用户：zycidjl

• 设计一个双人对战的五子棋游戏。要求：棋盘最小为8*8 二、设计思路 1、 版面设置 2、 加载相应的响应事件 3、 添加棋子的监听事件程序 4、 实现棋子加载并作出判断 5、 实现双方控制免费下载

  资源简介：设计一个双人对战的五子棋游戏。要求：棋盘最小为8*8 二、设计思路 1、 版面设置 2、 加载相应的响应事件 3、 添加棋子的监听事件程序 4、 实现棋子加载并作出判断 5、 实现双方控制棋子状态的切换 6、 判断胜利一方，并显示状态

  标签： 版面 控制 监听 程序

  上传时间： 2013-12-21

  上传用户：dongbaobao

• 一个非常好的电机转速控制器VHDL源代码设计免费下载

  资源简介：一个非常好的电机转速控制器VHDL源代码设计

  标签： VHDL 电机转速 控制器 源代码

  上传时间： 2016-07-13

  上传用户：VRMMO

• 采用VHDL语言设计一个4通道的数据采集控制模块.免费下载

  资源简介：采用VHDL语言设计一个4通道的数据采集控制模块.

  标签： VHDL 数据采集

  上传时间： 2022-04-25

  上传用户：nicholas28

• 【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】免费下载

  资源简介：【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】...

  标签： VHDL LED 源代码

  上传时间： 2015-06-16

  上传用户：chenxichenyue

• ′问题描述： 设 X[0:n-1]和 Y[0:n-1]为 2 个数组,每个数组中含有 n 个已排好序的数。试设计一个 O(logn)时间的算法,找出X和Y的2n个数的中位数。 例如免费下载

  资源简介：′问题描述： 设 X[0:n-1]和 Y[0:n-1]为 2 个数组,每个数组中含有 n 个已排好序的数。试设计一个 O(logn)时间的算法,找出X和Y的2n个数的中位数。 例如，当n=7，X=[1，3，6，7，8，9，10]；Y=[2，4，5，11，12，13，14]时，X 和Y 的中位数是7。

  标签： logn 数组 算法

  上传时间： 2013-12-26

  上传用户：咔乐坞

• 伪随机序列发生器的VHDL算法 设计一个伪随机序列发生器免费下载

  资源简介：伪随机序列发生器的VHDL算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。

  标签： VHDL 伪随机序列 发生器 算法

  上传时间： 2016-05-09

  上传用户：wxhwjf

• 伪随机序列发生器的VHDL算法 设计一个伪随机序列发生器免费下载

  资源简介：伪随机序列发生器的VHDL算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）

  标签： VHDL 伪随机序列 发生器 算法

  上传时间： 2014-12-03

  上传用户：小宝爱考拉

• 这是一个名为闪耀的光环的Flash源代码免费下载

  资源简介：这是一个名为闪耀的光环的Flash源代码，不断转动并且闪烁的光环

  标签： Flash 源代码

  上传时间： 2013-12-29

  上传用户：zhangzhenyu

• 该文件的内容是设计一个五层楼的电梯控制装置,要求每层楼根据需要控制设上下控制按键及按键指示灯,全部楼层只设置一个当前楼层显示 电梯内设开关门按键 各楼层按键及指示灯,开关门要有声响提示 每层楼高度为0免费下载

  资源简介：该文件的内容是设计一个五层楼的电梯控制装置,要求每层楼根据需要控制设上下控制按键及按键指示灯,全部楼层只设置一个当前楼层显示 电梯内设开关门按键 各楼层按键及指示灯,开关门要有声响提示 每层楼高度为0.30米,楼层全高1.5米

  标签： 按键 控制 指示灯 开关

  上传时间： 2013-11-29

  上传用户：lili123

• 设计并测试一个名为Rectangle的矩形类免费下载

  资源简介：设计并测试一个名为Rectangle的矩形类，其属性为矩形的左下角与右下角两个点的坐标，能计算矩形的面积

  标签： Rectangle 测试 矩形

  上传时间： 2015-11-15

  上传用户：gxrui1991

• 这是一个工资管理系统的程序设计,用SQL为后台的设计.免费下载

  资源简介：这是一个工资管理系统的程序设计,用SQL为后台的设计.

  标签： SQL 管理系统 程序设计 后台

  上传时间： 2015-11-16

  上传用户：ecooo

• 本软件设计一个面向大众用户的文本输入器免费下载

  资源简介：本软件设计一个面向大众用户的文本输入器，拥有英文输入，基本的文本编辑，软件可以支持鼠标的全面操作，使用户能够一个类似WINDOWS的环境进行软件的操作，能够流畅的输入英文字符、数字、各类在英文中常见的符号，同时可以使用鼠标进行文字的选取操作。 本...

  标签： 软件设计 大众 用户 输入

  上传时间： 2016-04-24

  上传用户：ynsnjs

• 基于xilinx公司的FPGA开发板spartan3的一个用键盘控制vga输出的VHDL源代码程序,可以实现高清晰的视频输出.免费下载

  资源简介：基于xilinx公司的FPGA开发板spartan3的一个用键盘控制vga输出的VHDL源代码程序,可以实现高清晰的视频输出.

  标签： spartan3 xilinx FPGA VHDL

  上传时间： 2013-12-12

  上传用户：hebmuljb

• 1．设计并测试一个名为Rectangle的矩形类免费下载

  资源简介：1．设计并测试一个名为Rectangle的矩形类，其属性为矩形的左下角 //与右上角两个点的坐标，能计算矩形的面积。

  标签： Rectangle 测试 矩形

  上传时间： 2016-06-13

  上传用户：l254587896

• 一个可实现多倍（次）分频器VHDL源代码设计免费下载

  资源简介：一个可实现多倍（次）分频器VHDL源代码设计

  标签： VHDL 分频器 源代码

  上传时间： 2014-01-27

  上传用户：2467478207

• 系数为4的扰码生成器免费下载

  资源简介：系数为4的扰码生成器，并每四位扰码产生一个触发串并转换的触发信号，可用于4b/5b编码的触发信号。verilog程序，带test程序

  标签： 系数 生成器

  上传时间： 2013-12-07

  上传用户：dapangxie

• 设计一个可以适时展开的对话框以便于在对话框中添加更多控件免费下载

  资源简介：设计一个可以适时展开的对话框以便于在对话框中添加更多控件，在单击Advanced按钮时，对话框可以向下展开。 以通过方式创建一个具有扩展功能的Advanced按钮的对话框资源和对话框类，需要在对话框类的OnInisDialg()函数中利用CWnd::MoveWindow()函数将对话框...

  标签： 对话框 控件

  上传时间： 2016-01-26

  上传用户：zycidjl

• 设计一个具有特定功能的数字电子钟。准确计时免费下载

  资源简介：设计一个具有特定功能的数字电子钟。准确计时，以数字形式显示h、min、s 的时间。小时的计时要求为二十四进位，分和秒的计时要求为六十进位。 该电子钟上电或按键复位后能自动显示系统提示00-00-00，进入时钟准备状态；第一次按电子钟功能键，电子钟从0时0分...

  标签： 数字电子钟 计时

  上传时间： 2017-02-04

  上传用户：1966640071

• FPGA驱动LED显示:运用硬件描述语言（如VHDL）设计一个显示译码驱动器免费下载

  资源简介：FPGA驱动LED显示:运用硬件描述语言（如VHDL）设计一个显示译码驱动器，即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源，如果显示的位数N较少，可以直接使用静态显示方式，即将每一个数码管都分别连接到不同的8个引脚线上，共需要8×N条引脚线控制.

  标签： FPGA VHDL LED 驱动

  上传时间： 2013-12-08

  上传用户：bibirnovis

• 利用VHDL语言设计一个电子时钟免费下载

  资源简介：利用VHDL语言设计一个电子时钟，包含相应的设计子程序及仿真结果

  标签： VHDL 语言 电子时钟

  上传时间： 2017-09-04

  上传用户：wanqunsheng

• 设计一个PLC控制系统的七个步骤免费下载

  资源简介：设计一个PLC控制系统的七个步骤

  标签： PLC 控制系统

  上传时间： 2013-10-27

  上传用户：asdstation

• A. 产生一个长为1000的二进制随机序列免费下载

  资源简介：A. 产生一个长为1000的二进制随机序列，“0”的概率为0.8，”1”的概率为0.2；B. 对上述数据进行归零AMI编码，脉冲宽度为符号宽度的50%，波形采样率为符号率的8倍，画出前20个符号对应的波形（同时给出前20位信源序列）；C. 改用HDB3码，画出前20个符号对应的...

  标签： A. 1000 二进制 随机序列

  上传时间： 2015-03-16

  上传用户：Altman

• pxa255用的并口烧写jtag口的源代码。可以修改为其他的cpu等下载工具免费下载

  资源简介：pxa255用的并口烧写jtag口的源代码。可以修改为其他的cpu等下载工具

  标签： jtag pxa 255 cpu

  上传时间： 2013-12-22

  上传用户：wang0123456789

• java编写的数据库课程设计,一个电子商务网站的后台数据库设计,其中关系模型完整详尽,较好的页面设计,简洁美观,操作简易,源码易懂.免费下载

  资源简介：java编写的数据库课程设计,一个电子商务网站的后台数据库设计,其中关系模型完整详尽,较好的页面设计,简洁美观,操作简易,源码易懂.

  标签： java 编写 数据库 后台

  上传时间： 2015-04-14

  上传用户：haohaoxuexi

• 计算长度为4的整数次幂的序列的DFt的快速算法。运行环境VC＋＋。免费下载

  资源简介：计算长度为4的整数次幂的序列的DFt的快速算法。运行环境VC＋＋。

  标签： DFt 计算 整数 序列

  上传时间： 2013-12-04

  上传用户：hanli8870

• 浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计免费下载

  资源简介：浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计

  标签： VHDL 浮点 加法器 算法设计

  上传时间： 2014-01-13

  上传用户：z754970244