VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效,清零端为clrn,进位输出为co。
资源简介:VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效,清零端为clrn,进位输出为co。
上传时间: 2014-11-21
上传用户:xc216
资源简介:用VHDL语言编的带有异步清零功能的十进制计数器
上传时间: 2015-08-25
上传用户:lhc9102
资源简介:VHDL源代码.设计一个模为4的计数器,并在实验箱上用七段数码管显示结果
上传时间: 2013-12-25
上传用户:zxc23456789
资源简介:我自己写的带有异步清零端的8位可预置移位寄存器
上传时间: 2015-08-12
上传用户:凤临西北
资源简介:一个具有读写Excel功能的小程序。它使用的是get sheets()的方法来获取每张sheet表的内容。
上传时间: 2013-12-15
上传用户:xhz1993
资源简介:基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器
上传时间: 2014-01-17
上传用户:lhw888
资源简介:一个非常好的电机转速控制器VHDL源代码设计
上传时间: 2016-07-13
上传用户:VRMMO
资源简介:一个可实现多倍(次)分频器VHDL源代码设计
上传时间: 2014-01-27
上传用户:2467478207
资源简介:/*数字三角形问题 问题描述: 给定一个由n行数字组成的数字三角形如下图所示。试设计一个算法,计算出从三角形的顶至底的一条路径,使该路径经过的数字总和最大。 7 3 8 8 1 0 2 7 4 4 4 5 2 6 5 编程任务: 对于给定的由n行数字组成的数字三角形,编程计算从三...
上传时间: 2013-12-16
上传用户:ccclll
资源简介:这是一个数字密码锁的VHDL源代码 花了很多时间才弄来的
上传时间: 2015-09-14
上传用户:jqy_china
资源简介:用C语言设计一个有 N个进程并行的优先级调度程序的源代码
上传时间: 2015-10-11
上传用户:dapangxie
资源简介:一个用VC++6.0编的光学小程序源代码。已知玻璃折射率,透镜厚度,两边曲率,用来计算单透镜的主平面的像方焦点。
上传时间: 2016-02-29
上传用户:cx111111
资源简介:伪随机序列发生器的VHDL算法 设计一个伪随机序列发生器,采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值(程序中设定好四种非零初值可选)。
上传时间: 2016-05-09
上传用户:wxhwjf
资源简介:采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道(ch1、ch2、ch3、ch4),每个通道配备100 Bytes的RAM,当存满...
上传时间: 2013-12-25
上传用户:zycidjl
资源简介:伪随机序列发生器的VHDL算法 设计一个伪随机序列发生器,采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值(程序中设定好四种非零初值可选)
上传时间: 2014-12-03
上传用户:小宝爱考拉
资源简介:FPGA驱动LED显示:运用硬件描述语言(如VHDL)设计一个显示译码驱动器,即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源,如果显示的位数N较少,可以直接使用静态显示方式,即将每一个数码管都分别连接到不同的8个引脚线上,共需要8×N条引脚线控制.
上传时间: 2013-12-08
上传用户:bibirnovis
资源简介:利用VHDL语言设计一个电子时钟,包含相应的设计子程序及仿真结果
上传时间: 2017-09-04
上传用户:wanqunsheng
资源简介:采用VHDL语言设计一个4通道的数据采集控制模块.
上传时间: 2022-04-25
上传用户:
资源简介:设计一个具有特定功能的数字电子钟。准确计时,以数字形式显示h、min、s 的时间。小时的计时要求为二十四进位,分和秒的计时要求为六十进位。 该电子钟上电或按键复位后能自动显示系统提示00-00-00,进入时钟准备状态;第一次按电子钟功能键,电子钟从0时0分...
上传时间: 2017-02-04
上传用户:1966640071
资源简介:本文是设计一个基于凌阳61A单片机的语音报时系统,利用凌阳61A板这样一种本身就带有语音识别和播放功能的单片机来进行时间的播报。把凌阳61A板单片机的语音播报功能加入到设计中,通过对它的运用来了解一个带语音的系统应如何设计。在语音报时系统的设计中,...
上传时间: 2017-08-19
上传用户:ippler8
资源简介:介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法,详细叙述了其工作原理和设计思想,并用可编程逻辑器件FPGA实现。
上传时间: 2013-08-11
上传用户:yare
资源简介:一个基于VC++6.0简单的orcale数据的提取的程序
上传时间: 2013-12-01
上传用户:lo25643
资源简介:不错的课件陈述设计一个汇编程序。实现下列功能1.实现加、减、乘、除以及取余的计算程序。2.接受由键盘输入的十进制数。3.计算结果以十进制数输出。
上传时间: 2014-06-13
上传用户:aix008
资源简介:这是一个用VC++6.0写的图书管理系统
上传时间: 2013-12-17
上传用户:jyycc
资源简介:设计一个可容纳四组参赛的数字式抢答器,每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用;设置一个主持人“复位”按钮,主持人复位后,开始抢答,第一信号鉴别锁存电路得到信号后,用指示灯显示抢答组别,扬声...
上传时间: 2015-05-16
上传用户:cursor
资源简介:一个带有背景卷动效果的精灵跑步Applet动画
上传时间: 2014-02-09
上传用户:1966640071
资源简介:VC源代码啊 一个取得msn所有用户列表的例子
上传时间: 2013-12-02
上传用户:com1com2
资源简介:(1)设计一个直接型二阶低通数字滤波器。 (2)在DSP TMS320C5402上实现IIR滤波。 (3)对IIR滤波器各项指标进行评价
上传时间: 2013-12-22
上传用户:维子哥哥
资源简介:采用复杂数据结构从文件中生成一个带有拼音和词性信息的词典,用perl语言实现
上传时间: 2013-12-10
上传用户:jennyzai
资源简介:一个用VC++6.0编写的随机数生成器,与常规的算法比较有了改进。
上传时间: 2015-09-28
上传用户:13160677563