虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 一个用VerilogHDL语言编写的8X8的乘法器

一个用VerilogHDL语言编写的8X8的乘法器

  • 资源大小:18 K
  • 上传时间: 2015-07-22
  • 上传用户:zyz5925629
  • 资源积分:2 下载积分
  • 标      签: VerilogHDL 8X8 语言 编写

资 源 简 介

一个用VerilogHDL语言编写的8X8的乘法器

相 关 资 源

您 可 能 感 兴 趣 的