虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

  • 资源大小:44 K
  • 上传时间: 2015-07-18
  • 上传用户:5201314
  • 资源积分:2 下载积分
  • 标      签: Verilog HDL 语言 编写

资 源 简 介

Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

相 关 资 源