通过VHDL语言编写的计数器程序,可以在一吗器显示管上分段显示小时,分,秒,并且可以分别清零

资 源 简 介

通过VHDL语言编写的计数器程序,可以在一吗器显示管上分段显示小时,分,秒,并且可以分别清零

您 可 能 感 兴 趣 的

• VHDL硬件语言编写的曼彻斯特码的解码程序
• VHDL语言编写三分频
• 通过VHDL语言编写的计数器程序,可以在一吗器显示管上分段显示小时,分,秒,并且可以分别清零
• 利用VHDL语言编写的一个16分频器
• 这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器
• 该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!
• 《分频器设计》绝对好用的EDA实验程序！已经通过测试。VHDL语言编写
• 基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)
• 基于fpga和sopc的用VHDL语言编写的EDA数控分频器
• vhdl语言编写的2分频器代码