浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计
资源简介:浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计
上传时间: 2014-01-13
上传用户:z754970244
资源简介:用单片机汇编语言写的使用的子程序 包扩浮点书的加减还有 模糊算法
上传时间: 2014-01-08
上传用户:叶山豪
资源简介:【经典设计】VHDL源代码下载~~ 其中经典的设计有:【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有:【锁存器】、【多路选择器】...
上传时间: 2015-06-16
上传用户:chenxichenyue
资源简介:浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件
上传时间: 2013-12-16
上传用户:asdfasdfd
资源简介:本设计是用32位的并行全加器的,可以实现浮点运算!
上传时间: 2014-01-22
上传用户:WMC_geophy
资源简介:ieee公布的标准8位浮点乘法器,可综合。采用标准算法。
上传时间: 2013-12-26
上传用户:dave520l
资源简介:该论文阐述了用于硬件信号处理的基于4基数12点快速傅立叶变换的VHDL核的设计过程。作者:Vite-Frias Jose Alberto、Romero-Troncoso Rene de Jesus、Ordaz-Moreno
上传时间: 2014-01-23
上传用户:xmsmh
资源简介:里面是一个FIR滤波器的设计报告 里面有具体的 代码 等等 加法器 乘法器 见发起 等等 承平
上传时间: 2014-01-10
上传用户:iswlkje
资源简介:通过读取已有的由matlab产生的数据文件进行1024点浮点fft运算的c程序.其中,radix2()实现基2算法,ChangeOrder()实现变址运算.
上传时间: 2016-05-27
上传用户:xwd2010
资源简介:Quartus2实现的四位进制并行加法器 用VHDL语言实现
上传时间: 2016-05-30
上传用户:yzhl1988
资源简介:组合电路的设计8位加法器设计(ADD8.vhd)
上传时间: 2016-10-13
上传用户:gonuiln
资源简介:一个用Java制作的实现“复数”各种操作的计算器。包括 加减乘除根模 自然对数 实幂指数 虚幂指数 正弦 余弦 正切。 主要是各种算法和类的设计。 可以供初学面向对象程序设计和Java的同学参考。
上传时间: 2016-12-01
上传用户:trepb001
资源简介:FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。
上传时间: 2017-05-25
上传用户:shizhanincc
资源简介:操作系统课程设计生产者-消费者模拟算法。(我上传的为几种不同的算法,我这里还有好多,大家可以加我QQ联系)
上传时间: 2015-01-10
上传用户:asdfasdfd
资源简介:文件包为浮点快速傅立叶变换(32点)的汇编代码,运行在ADI的Visual DSP++平台上,由于结合了并行流水线指令,该算法具有很高的运行效率,可以被广泛使用在高速数字信号处理方面。
上传时间: 2015-10-28
上传用户:lvzhr
资源简介:数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术,就是不增加多余度而扰乱信号,改变数字信号的统计特性,使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列(伪随机序列)理论之上的。解扰是加...
上传时间: 2014-01-23
上传用户:star_in_rain
资源简介:cpu设计中关于加法器,乘法器,除法器设计的ppt,希望对硬件学习的人有帮助
上传时间: 2016-02-09
上传用户:671145514
资源简介:算法设计的实验报告 包括Bottom-Up Merge Sorting算法、插入排序算法Heaps的创建堆、堆排序算法、按秩合并算法以及带路径压缩算法、实现查找第K小元素算法、实现快速排序算法、实现平面内最接近点对算法、实现最长公共子序列算法、实现矩阵链相乘算法、实现0...
上传时间: 2017-02-02
上传用户:恋天使569
资源简介:针对点云数据局部集中的特点,使用差值预测对点云数据进行预测处理 在预测的同时,根据IEEE2754 浮点数标准,简化浮点数的尾数,使用3. 5 Byte来表示一个浮点数,以提高压缩效果 然后对预测数据中连续重 复的字节使用该字节加该字节重复的次数的方式存储 最后对...
上传时间: 2017-04-24
上传用户:qwe1234
资源简介:EDA课程设计报告(交通信号控制器的VHDL的设计),VHDL语言!!1
上传时间: 2013-06-23
上传用户:坏坏的华仔
资源简介:夏宇闻著作:从算法设计到硬线逻辑的实现,fpga经验谈,数字信号处理的FPGA实现
上传时间: 2013-04-24
上传用户:handless
资源简介:基于FPGA的高性能32位浮点FFTIP核的开发,适合fpga工程技术人员参考
上传时间: 2013-08-07
上传用户:清风冷雨
资源简介:夏宇闻著作:从算法设计到硬线逻辑的实现,讲解比较详细,是一本不错的参考资料
上传时间: 2013-08-16
上传用户:hzy5825468
资源简介:一个通用的矩阵综合算法;能实现加、减、乘、转置以及初始化设置功能(大小和初值)。
上传时间: 2014-02-18
上传用户:Thuan
资源简介:二: 普通计算器的设计说明: 1 普通计算器的主要功能(普通计算与逆波兰计算): 1.1主要功能: 包括 a普通加减乘除运算及带括号的运算 b各类三角与反三角运算(可实现角度与弧度的切换) c逻辑运算, d阶乘与分解质因数等 e各种复杂物理常数的记忆功能 f对运算过...
上传时间: 2013-11-26
上传用户:yzy6007
资源简介:示范如何利用 XOR 算法针对文件进行加解密的程序
上传时间: 2013-12-16
上传用户:wang0123456789
资源简介:一般的快速DCT算法只有8点和16点的,我这里提供任意长度(2的幂次方)的DCT快速算法原代码
上传时间: 2015-01-31
上传用户:jeffery
资源简介:/*数字三角形问题 问题描述: 给定一个由n行数字组成的数字三角形如下图所示。试设计一个算法,计算出从三角形的顶至底的一条路径,使该路径经过的数字总和最大。 7 3 8 8 1 0 2 7 4 4 4 5 2 6 5 编程任务: 对于给定的由n行数字组成的数字三角形,编程计算从三...
上传时间: 2013-12-16
上传用户:ccclll
资源简介:计算机算法设计与分析_1,主要讲述算法以及分析,是本经典的电子书(上)
上传时间: 2014-01-02
上传用户:sammi
资源简介:一个64位的Des加/解密算法。主要完成对字符串的加解密。当然略加处理也可以进行文件的加解密。
上传时间: 2013-12-08
上传用户:王楚楚