相应加法器的测试向量(test bench)
资源简介:vhdl 测试向量含测试向量(test bench)和波形产生:VHDL实例---相应加法器的测试向量(test bench).txt
上传时间: 2015-05-13
上传用户:天涯
资源简介:相应加法器的测试向量(test bench)
上传时间: 2014-01-06
上传用户:siguazgb
资源简介:波形发生器.经典双进程状态机.相应加法器的测试向量
上传时间: 2016-04-16
上传用户:清风冷雨
资源简介:怎样编写仿真功能的测试文件(test bench)
上传时间: 2014-11-17
上传用户:磊子226
资源简介:计数器 锁存器 12位寄存器 带load,clr等功能的寄存器 双向脚(clocked bidirectional pin) 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量(test bench)举例: 加法器源程序 相应加法器的测试...
上传时间: 2014-01-16
上传用户:bjgaofei
资源简介:内有波形发生器,加法器,经典双进程状态机,伪随机熟产生器,相应加法器的测试向量,16×8bit RAM,FIFO,通用RAM等源程序
上传时间: 2015-04-15
上传用户:hongmo
资源简介:超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.
上传时间: 2015-06-12
上传用户:希酱大魔王
资源简介:实现简单十六位加法器及测试程序 的verilog代码
上传时间: 2014-08-11
上传用户:
资源简介:NOKIA手机的测试模式(BTS test),通常又称工程模式,有比普通专业测试手机更强的测试功能,它包含了大量的无线参数、GSM系统信息以及数十项手机内部测试功能的显示,比如SIM卡的详细信息、电池的电压、放电电流、温度以及详尽的充电情况。手机的测试模式对...
上传时间: 2016-10-20
上传用户:sardinescn
资源简介:一个超前进位加法器的Verilog实现,内含测试文件,可以综合,非常有参考价值
上传时间: 2014-01-04
上传用户:stella2015
资源简介:32位除法器的测试程序, 由随机向量产生函数产生一组随机数 来验证计算书否正确
上传时间: 2013-12-12
上传用户:youmo81
资源简介:8位加法器的实现,非流水线结构,很不错。我测试过,效率比较高
上传时间: 2016-04-25
上传用户:bcjtao
资源简介:超前进位加法器的设计
上传时间: 2013-10-19
上传用户:shen_dafa
资源简介:java的测试程序。 test Object : Stack3 test Enviroment: Win2000 Junit 3.8.1 Jre : 1.4.2 Emma
上传时间: 2013-12-25
上传用户:王庆才
资源简介:arm s3c44boX的测试程序(test_44b),用于s3c44boX的各个模块的测试,可用于学习44b0的编程
上传时间: 2014-01-06
上传用户:1159797854
资源简介:8位加法器的原代码,主要内容下载看了就知道
上传时间: 2013-12-16
上传用户:思琦琦
资源简介:用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
上传时间: 2015-05-02
上传用户:zukfu
资源简介:11,13,16位超前进位加法器的Verilog HDL源代码。
上传时间: 2013-12-28
上传用户:ouyangtongze
资源简介:这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.
上传时间: 2014-01-03
上传用户:klin3139
资源简介:Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
上传时间: 2015-05-13
上传用户:我们的船长
资源简介:用vhdl语言设计CPU中的一部分:加法器的设计,包括多种加法器的设计方法!内容为英文
上传时间: 2015-06-11
上传用户:xiaohuanhuan
资源简介:浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计
上传时间: 2014-01-13
上传用户:z754970244
资源简介:射频网络分析疫的测试原理(安捷伦内部资料)
上传时间: 2015-07-18
上传用户:奇奇奔奔
资源简介:实现四位加法器的VHDL代码,里面含有全加器的代码
上传时间: 2013-12-22
上传用户:stvnash
资源简介:16位加法器的流水线计算,verilog代码,用于FPGA平台。
上传时间: 2013-12-18
上传用户:维子哥哥
资源简介:有关于加法器的vhdl编程,是用赛灵思的fpga实现的,可以在赛灵思网站上找到更具体的说明
上传时间: 2013-12-21
上传用户:Altman
资源简介:MR6928 LED驱动和键盘控制IC的测试程序(51)
上传时间: 2014-01-12
上传用户:CHENKAI
资源简介:用于某些测试程序中的测试向量生成。 根据输入的统计特性,生成符合该统计特性的随机测试向量到输出文件。
上传时间: 2013-12-27
上传用户:xuan‘nian
资源简介:应用vhdl语言进行加法器的设计,比较器的设计,随着vhdl语言的应用越来越广泛,其重要性也更加明确。希望对大家有所帮助。
上传时间: 2015-11-11
上传用户:gut1234567
资源简介:合众达开发的2812板的测试历程 (不好意思刚才的说明错了,这个才是以太网测试程序,刚才的是CAN总线程序)
上传时间: 2015-11-12
上传用户:3到15