虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 用VHDL编写的并串转换和串并转换实例

用VHDL编写的并串转换和串并转换实例

  • 资源大小：3 K
  • 上传时间： 2015-06-08
  • 上传用户：pipiooxx
  • 资源积分：2 下载积分
  • 标      签： VHDL 编写 串并转换 转换

资 源 简 介

用VHDL编写的并串转换和串并转换实例，希望对您有所帮助，其中输入数据是时钟的16倍

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1