用verilog编写的pci——rtl级。
资源简介:用verilog编写的pci——rtl级。
上传时间: 2015-06-06
上传用户:亚亚娟娟123
资源简介:一个用verilog编写的总线仲裁程序。多个设备共享总线,不同设备的优先级是变化的,保证每个设备都有公平的使用总线的机会。
上传时间: 2014-11-21
上传用户:牛布牛
资源简介:用verilog编写的抢答器程序。由硬件思维编写,由一个多路开关和一个触发器构成,比起c,简单并且稳定。
上传时间: 2014-11-12
上传用户:frank1234
资源简介:用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看
上传时间: 2015-03-31
上传用户:lxm
资源简介:用vhdl编写的pci源代码。花了我2000多元钱买来的,编译通过!
上传时间: 2013-08-29
上传用户:brilliantchen
资源简介:一个用verilog编写的模拟交通灯控制的源代码。模拟在十字路口的双向交通灯。
上传时间: 2014-01-21
上传用户:ljmwh2000
资源简介:用vhdl编写的pci源代码。花了我2000多元钱买来的,编译通过!
上传时间: 2014-01-14
上传用户:csgcd001
资源简介:用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。
上传时间: 2013-12-25
上传用户:chenbhdt
资源简介:用verilog编写的bch译码器,包括测试文件,随机加载了比特流,进行了测试。
上传时间: 2013-12-15
上传用户:mpquest
资源简介:用verilog编写的高速8路并行dds模块,用于与高速da(1ghz或以上)接口产生任意频率正弦波,模块已经经过工程验证,用于产品中。
上传时间: 2014-01-04
上传用户:ruan2570406
资源简介:用verilog编写的抢答器,当主持人宣布“开始比赛”,系统初始化,选手进入“抢答状态”。当某一选手首先按下抢答开关时,相应的指示灯亮,此时抢答器不再接受其他输入信号。电路具有累计分控制(分别用4个4位选手的积分——十六进制数),由主持人控制“加...
上传时间: 2014-01-16
上传用户:佳期如梦
资源简介:用verilog编写的一个简单的产生伪随机序列的代码(m序列),比较实用。
上传时间: 2017-06-27
上传用户:dave520l
资源简介:用verilog 编写的8位risc cpu,行为级描述,可综合
上传时间: 2017-07-24
上传用户:gdgzhym
资源简介:在TC下用c编写的俄罗斯方块游戏。
上传时间: 2014-01-11
上传用户:大三三
资源简介:用verilog编写的多功能数字钟
上传时间: 2015-02-25
上传用户:王者A
资源简介:本程式是用VB6编写的网络广播程序。操作者可以通过本软件收听广播。
上传时间: 2015-03-20
上传用户:集美慧
资源简介:一个用jsp 编写的学生管理系统。虽然不大,但是功能完整。希望大家喜欢。
上传时间: 2014-01-07
上传用户:wweqas
资源简介:这是用Delphi编写的维修管理系统。主要功能包括业务管理,库存管理,职员管理等。数据库:Access,ODBC mr_wx,默认ID:mr,密码:
上传时间: 2015-05-20
上传用户:lizhizheng88
资源简介:这是用Delphi编写的车辆管理系统。主要功能有档案管理,运营管理,车辆管理,驾驶员管理,系统维护等。
上传时间: 2014-07-13
上传用户:无聊来刷下
资源简介:一个非常简单的cpu设计的原代码,是用verilog编写的
上传时间: 2014-12-08
上传用户:siguazgb
资源简介:在xilinx的ise环境下用vhdl编写的一个时钟程序。
上传时间: 2015-06-06
上传用户:asddsd
资源简介:一个用verilog编写的编帧、解帧及码速匹配的程序,相当经典
上传时间: 2015-06-22
上传用户:66666
资源简介:用jsp编写的网上测试系统。 (1)以“Windows身份验证模式”连接SQL Server数据库。 (2)需要安装SQL Server 的补丁SP3。 (3)运行的时候可以参照书上的说明进行,如出试卷的时候,若试卷标题重复,可以从数据库中删除,然后添加试卷。 (4)出...
上传时间: 2015-06-27
上传用户:450976175
资源简介:用verilog编写的程序,用来计算误码率的,可以在编码和解码过程中用的到的!
上传时间: 2013-12-25
上传用户:zhyiroy
资源简介:一个用PB编写的多程序连接器。可用做界面什么的。
上传时间: 2013-12-25
上传用户:lijinchuan
资源简介:用C++编写的库存管理系统。使用简单,操作方便。
上传时间: 2015-08-17
上传用户:妄想演绎师
资源简介:用verilog编写的fir滤波器程序,开发环境可以用ise quartus或active hdl等
上传时间: 2015-08-21
上传用户:英雄
资源简介:一个用VB编写的屏幕捕捉系统。.很好玩.希望大家喜欢
上传时间: 2015-09-10
上传用户:kelimu
资源简介:JGAP(发音"jay-gap")是一款用Java编写的遗传算法包。提供了基本的遗传算法.你可以使用它来解决一些适用于遗传算法解决的问题.
上传时间: 2015-09-21
上传用户:cc1015285075
资源简介:用verilog编写的risc mcu
上传时间: 2015-10-25
上传用户:baiom