虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > VHDL语言编写的中断模块,是个一般性的设计,可以很容易修改到你自己的设计中去.