虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > verilog 实现 优化的16位比较器 可以输出大于

verilog 实现 优化的16位比较器 可以输出大于

  • 资源大小:22 K
  • 上传时间: 2015-05-16
  • 上传用户:fy8855773
  • 资源积分:2 下载积分
  • 标      签: verilog 比较器 输出

资 源 简 介

verilog 实现 优化的16位比较器 可以输出大于,小于,等于。模块化设计,可扩展为32位

相 关 资 源

您 可 能 感 兴 趣 的