16位高速加法器,采用verilog语言编写,已经成功仿真,能够运行
资源简介:16位高速加法器,采用verilog语言编写,已经成功仿真,能够运行
上传时间: 2013-12-24
上传用户:aix008
资源简介:veriog实现的128位高速加法器,fpga实现
上传时间: 2013-11-29
上传用户:zhenyushaw
资源简介:16位快速加法器verilong实现,很值得一看~
上传时间: 2014-01-01
上传用户:zhouli
资源简介:本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.
上传时间: 2013-12-03
上传用户:moerwang
资源简介:在ISE下用verilog开发的16位进位现行加法器
上传时间: 2013-12-17
上传用户:维子哥哥
资源简介:[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][1...
上传时间: 2014-09-06
上传用户:han_zh
资源简介:本文结合研究所科研项目需要,基于16 位高速ADC 芯片LTC2204,设计了一种满足课题要求的高速度高性能的16 位模数转换板卡方案。该方案中的输入电路和时钟电路采用差分结构,输出电路采用锁存器隔离结构,电源电路采用了较好的去耦措施,并且注重了板卡接地设...
上传时间: 2013-11-10
上传用户:cc1
资源简介:VHDL语言实现的16位快速乘法器
上传时间: 2013-11-30
上传用户:yd19890720
资源简介:这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.
上传时间: 2014-01-03
上传用户:klin3139
资源简介:8位的加法器设计,分4个工程完成的,用的是Quartus II软件。
上传时间: 2014-01-20
上传用户:myworkpost
资源简介:64位verilog加法器,希望对大家有帮助
上传时间: 2016-05-24
上传用户:zhengjian
资源简介:用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器
上传时间: 2016-07-12
上传用户:英雄
资源简介:Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档
上传时间: 2016-08-15
上传用户:cccole0605
资源简介:用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容
上传时间: 2016-10-27
上传用户:xg262122
资源简介:22位流水线加法器,altera公司仿真坏境可用。
上传时间: 2013-12-18
上传用户:日光微澜
资源简介:16位高速数字相关器,简单易学,十分适合初学者使用
上传时间: 2017-07-01
上传用户:xjz632
资源简介:4位二进制加法器,vhdl实现,外带译码器部分,清晰简洁,可读性好
上传时间: 2017-07-03
上传用户:1101055045
资源简介:2位并行加法器初学者必看初步了解FPGA
上传时间: 2013-11-25
上传用户:天诚24
资源简介:32位单精度加法器,在嵌入式可能会用的到
上传时间: 2015-12-01
上传用户:mrchenyin
资源简介:Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
上传时间: 2015-05-13
上传用户:我们的船长
资源简介:PCA9625是一款I2C总线控制的16位LED驱动器,主要应用于电流为100mA的红/绿/蓝/琥珀(RGBA)LED亮度和闪烁的控制,每个LED由独立的8位分辨率(256级)的固定频率PWM控制器控制输出。PWM控制器的工作频率为97kHz,占空比从0%到99.6%可调整,使LED达到所需的亮度...
上传时间: 2013-10-31
上传用户:blans
资源简介:此程序采用VHDL语言,完成在16位十六进制加法器的基础上将输出进行BCD码转换,实现输出是BCD码的16位二进制加法器
上传时间: 2016-06-18
上传用户:小鹏
资源简介:11,13,16位超前进位加法器的Verilog HDL源代码。
上传时间: 2013-12-28
上传用户:ouyangtongze
资源简介:16位加法器的流水线计算,verilog代码,用于FPGA平台。
上传时间: 2013-12-18
上传用户:维子哥哥
资源简介:16位加法器,需要的拿去,经仿真试验成功的
上传时间: 2016-01-30
上传用户:waizhang
资源简介:高达16位加法器的实现,工作环境在ISE,modesim,该例程较为详细!
上传时间: 2014-06-19
上传用户:小宝爱考拉
资源简介:基于Verilog HDL的16位超前进位加法器 分为3个功能子模块
上传时间: 2014-01-07
上传用户:yyyyyyyyyy
资源简介:32位单精度浮点加法器。进行用加法运算,仿真输出
上传时间: 2013-04-24
上传用户:x4587
资源简介:8位相 加乘法器,具有高速,占用资源较少的优点
上传时间: 2014-08-06
上传用户:zhangjinzj
资源简介:8位加法器的原代码,主要内容下载看了就知道
上传时间: 2013-12-16
上传用户:思琦琦