11,13,16位超前进位加法器的Verilog HDL源代码。

相 关 资 源

• 11,13,16位超前进位加法器的Verilog HDL源代码。免费下载

  资源简介：11,13,16位超前进位加法器的Verilog HDL源代码。

  标签： Verilog HDL 11 13

  上传时间： 2013-12-28

  上传用户：ouyangtongze

• 基于Verilog HDL的16位超前进位加法器 分为3个功能子模块免费下载

  资源简介：基于Verilog HDL的16位超前进位加法器 分为3个功能子模块

  标签： Verilog HDL 进位 加法器

  上传时间： 2014-01-07

  上传用户：yyyyyyyyyy

• 一个超前进位加法器的Verilog实现免费下载

  资源简介：一个超前进位加法器的Verilog实现，内含测试文件，可以综合，非常有参考价值

  标签： Verilog 进位 加法器

  上传时间： 2014-01-04

  上传用户：stella2015

• 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定免费下载

  资源简介：8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位

  标签： 进位 8位 加法器

  上传时间： 2016-04-25

  上传用户：王小奇

• 本文件提供了用Verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用Verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： Verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 十六位超前进位加法器免费下载

  资源简介：十六位超前进位加法器，Verilog HDL

  标签： 十六位 加法器 进位

  上传时间： 2015-09-21

  上传用户：wff

• Verilog写的 8 位超前进位加法器免费下载

  资源简介：Verilog写的 8 位超前进位加法器

  标签： Verilog 进位 加法器

  上传时间： 2017-07-01

  上传用户：hustfanenze

• 运用VHDL语言实现四位超前进位加法器。免费下载

  资源简介：运用VHDL语言实现四位超前进位加法器。

  标签： VHDL 语言 加法器 进位

  上传时间： 2017-07-18

  上传用户：66666

• 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.免费下载

  资源简介：本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

  标签： Verilog HDL 程序 全加器

  上传时间： 2013-12-03

  上传用户：moerwang

• 位加法器的Verilog程序与4×4 乘法器的Verilog描述！！！免费下载

  资源简介：位加法器的Verilog程序与4×4 乘法器的Verilog描述！！！

  标签： Verilog 加法器 乘法器 程序

  上传时间： 2013-12-21

  上传用户：ruixue198909

• 自己编制的加法器的Verilog程序 希望对大家有所帮助免费下载

  资源简介：自己编制的加法器的Verilog程序 希望对大家有所帮助

  标签： Verilog 编制 加法器 程序

  上传时间： 2016-02-07

  上传用户：李梦晗

• 步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过免费下载

  资源简介：步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过

  标签： Verilog symbol block file

  上传时间： 2014-01-03

  上传用户：维子哥哥

• 超前进位加法器是通常数字设计所必备的免费下载

  资源简介：超前进位加法器是通常数字设计所必备的，本程序为32位超前进位加法器

  标签： 进位 加法器 数字设计

  上传时间： 2016-11-23

  上传用户：fredguo

• 超前进位加法器的设计免费下载

  资源简介：超前进位加法器的设计

  标签： 进位 加法器

  上传时间： 2013-10-19

  上传用户：shen_dafa

• Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方免费下载

  资源简介：Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序

  标签： Adder Ripple ripple Carry

  上传时间： 2015-05-13

  上传用户：我们的船长

• 18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器免费下载

  资源简介：18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器

  标签： bit Wallace booth2 booth

  上传时间： 2017-01-13

  上传用户：firstbyte

• 基于选择进位32位加法器的硬件电路实现免费下载

  资源简介：为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为...

  标签： 进位 加法器 硬件 电路实现

  上传时间： 2013-12-19

  上传用户：jshailingzzh

• VHDL实现的超前进位加法器免费下载

  资源简介：VHDL实现的超前进位加法器

  标签： VHDL 进位 加法器

  上传时间： 2015-03-04

  上传用户：leehom61

• 超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.免费下载

  资源简介：超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.

  标签： 进位 加法器 源码 测试

  上传时间： 2015-06-12

  上传用户：希酱大魔王

• 用Verilog语言实现了一个8bit的超前进位加法器免费下载

  资源简介：用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。

  标签： Verilog 8bit 语言 加法器

  上传时间： 2013-12-19

  上传用户：alan-ee

• 超前进位加法器得VHDL实现小点资料代码免费下载

  资源简介：超前进位加法器得VHDL实现小点资料代码

  标签： VHDL 进位 加法器 代码

  上传时间： 2016-02-06

  上传用户：gaojiao1999

• 两个4bit超前进位加法器实现8bit加法器免费下载

  资源简介：两个4bit超前进位加法器实现8bit加法器

  标签： 4bit 8bit 加法器 进位

  上传时间： 2016-06-20

  上传用户：zhaiye

• 一个超前进位加法器（及其testbench) .v文件免费下载

  资源简介：一个超前进位加法器（及其testbench) .v文件

  标签： testbench 进位 加法器

  上传时间： 2013-12-18

  上传用户：chenbhdt

• 基于凌阳单片机的步进电机加减速的控制方法免费下载

  资源简介：提出一种基于凌阳单片机的步进电机加减速的控制方法。采用凌阳科技推出的16位结构工控单片机SPMC75F2413A为控制器，由Allegro公司生产的两相步进电机专用驱动器件SLA7042M构成步进电机的驱动电路，在传统的3段直线加减速控制算法基础上增加至7段S形曲线加减速...

  标签： 凌阳单片机 步进电机 减 控制方法

  上传时间： 2013-12-08

  上传用户：jiangfire

• 这个是带先行进位的加法器的vHDL代码,比较复杂,仅仅供大家参考.免费下载

  资源简介：这个是带先行进位的加法器的vHDL代码,比较复杂,仅仅供大家参考.

  标签： vHDL 进位 加法器 代码

  上传时间： 2014-01-03

  上传用户：klin3139

• 16位加法器的流水线计算,Verilog代码免费下载

  资源简介：16位加法器的流水线计算,Verilog代码，用于FPGA平台。

  标签： Verilog 加法器 代码 流水线

  上传时间： 2013-12-18

  上传用户：维子哥哥

• 高达16位加法器的实现免费下载

  资源简介：高达16位加法器的实现，工作环境在ISE，modesim，该例程较为详细！

  标签： 高达 加法器

  上传时间： 2014-06-19

  上传用户：小宝爱考拉

• 32位单精度浮点加法器免费下载

  资源简介：32位单精度浮点加法器。进行用加法运算，仿真输出

  标签： 精度 浮点 加法器

  上传时间： 2013-04-24

  上传用户：x4587

• 8位加法器的原代码,主要内容下载看了就知道免费下载

  资源简介：8位加法器的原代码,主要内容下载看了就知道

  标签： 8位 加法器 代码

  上传时间： 2013-12-16

  上传用户：思琦琦

• 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。免费下载

  资源简介：用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

  标签： Verilog HDL 全加器 语言

  上传时间： 2015-05-02

  上传用户：zukfu