该文件可用vhdl语言实现时钟8倍频

资 源 简 介

该文件可用vhdl语言实现时钟8倍频，运行环境可在maxplus2和ise的仿真软件上

您 可 能 感 兴 趣 的

• 该文件可用vhdl语言实现时钟8倍频
• 用VHDL语言实现六分频
• VHDL语言实现时钟程序
• 该程序是用VHDL语言实现的时钟分频程序
• 用VHDL语言实现数显时钟
• 分频器 几次分频欧次分频 vhdl 语言实现
• 利用VHDL语言实现单稳触发电路
• 1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时
• 由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证
• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试