虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 设计一个模块

设计一个模块

  • 资源大小:9 K
  • 上传时间: 2015-04-18
  • 上传用户:bandagemaster
  • 资源积分:2 下载积分
  • 标      签: 模块

资 源 简 介

设计一个模块,从一个窜行数据流里检测出码流“11100”,这个模块包括reset,clk,datain及输出端pmatch

相 关 资 源

您 可 能 感 兴 趣 的