您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要

http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要

资源大小：1524 K
上传时间： 2015-04-09
上传用户：lujing200912345
资源积分：2 下载积分
标签： cgi-bin forums edacn forum

资源简介

http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ～R0 的输出信号与C3～C0的扫描信号共同決定那个按键被按下. 编写VHDL的构思: 外部接口包括: a. INPUT脚 : CLK , R3～R0. b. OUTPUT脚 : C3～C0 , DATA3～DATA0(辨别出的按键值).

您可能感兴趣的

收藏 赞(176) 踩(0)

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要

http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要

资 源 简 介

相 关 资 源

您 可 能 感 兴 趣 的

资源简介

相关资源

您可能感兴趣的