虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 加法器（使用verilog编写的）,虽然简单

加法器（使用verilog编写的）,虽然简单

  • 资源大小：132 K
  • 上传时间： 2013-12-10
  • 上传用户：princessmeng
  • 资源积分：2 下载积分
  • 标      签： verilog 加法器 编写

资 源 简 介

加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1