虫虫首页| 资源下载| 资源专辑| 精品软件

登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 加法器（使用verilog编写的）,虽然简单

加法器（使用verilog编写的）,虽然简单

资源大小：132 K
上传时间： 2013-12-10
上传用户：princessmeng
资源积分：2 下载积分
标签： verilog 加法器编写

资源简介

加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！

相关资源

您可能感兴趣的

收藏 赞(218) 踩(0)