用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
资源简介:用vhdL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
上传时间: 2014-01-20
上传用户:zwei41
资源简介:本人写的数字锁相环,有模拟数据,学习锁相环很好的材料。参考书“数字锁相环路原理与应用”编写。
上传时间: 2014-01-18
上传用户:xsnjzljj
资源简介:自己写的一个锁相环程序,希望对大家有所帮助
上传时间: 2016-02-09
上传用户:gmh1314
资源简介:一个初步的数字锁相环程序,没有测试文件,应该可以运行。
上传时间: 2014-11-18
上传用户:zwei41
资源简介:国外一篇很好的数字锁相环(PLL)设计文档(解压后PLL.pdf),不可不看呦!
上传时间: 2016-08-10
上传用户:dengzb84
资源简介:收集的数字锁相环设计相关文章多篇.主要采用vhdL语言进行设计.
上传时间: 2014-12-07
上传用户:kytqcool
资源简介:使用vhdL语言进行数字锁相环的设计,pdf格式,可以打开
上传时间: 2014-11-01
上传用户:努力努力再努力
资源简介:使用vhdL语言进行的数字锁相环的设计,里面有相关的文件,可以使用MUX+PLUS打开
上传时间: 2014-06-29
上传用户:lanhuaying
资源简介:针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利 用仿真波形验证该设计的合理性和有效性。整...
上传时间: 2014-01-11
上传用户:AbuGe
资源简介:基于ti公司6713dsp的数字锁相环,运行环境为ccs3.1。希望有所帮助。
上传时间: 2015-10-04
上传用户:ma1301115706
资源简介:介绍了一宽带的数字锁相环的实现方法,欢迎大家踊跃下载
上传时间: 2015-11-25
上传用户:咔乐坞
资源简介:一个实现简单的数字锁相环Verilog代码,本人借鉴网上现有的代码后经修改在Cyclone II上调通实现,里面有ModelSim仿真成功的波形图
上传时间: 2014-01-22
上传用户:003030
资源简介:介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
上传时间: 2016-08-12
上传用户:xiaoyunyun
资源简介:vhdL编写的ADI锁相环控制程序,可以调试ADI锁相环的相关系列十几个型号。引脚命名和锁相环相关控制引脚对应。
上传时间: 2016-08-20
上传用户:gut1234567
资源简介:该文档为基于FPGA的数字锁相环的研究与实现总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2022-04-27
上传用户:
资源简介:数字锁相环程序,适合于FM、AM开发 数字锁相环程序,适合于FM、AM开发
上传时间: 2015-06-20
上传用户:363186
资源简介:PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用vhdL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致,...
上传时间: 2013-12-31
上传用户:hphh
资源简介:针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性...
上传时间: 2013-08-22
上传用户:nairui21
资源简介:智能全数字锁相环的设计用vhdL语言在CPLD上实现串行通信
上传时间: 2014-01-08
上传用户:weiwolkt
资源简介:数字锁相环的源代码。用硬件编程语言vhdL编写。
上传时间: 2014-01-02
上传用户:jackgao
资源简介:用一片CPLD实现数字锁相环,用vhdL或V语言
上传时间: 2013-05-27
上传用户:hewenzhi
资源简介:用verilog语言编写的全数字锁相环的源代码,基于fpga平台
上传时间: 2015-06-13
上传用户:wanqunsheng
资源简介:比较好的技术文章《基于vhdL的全数字锁相环的设计》有关键部分的源代码。
上传时间: 2013-12-24
上传用户:362279997
资源简介:用一片CPLD实现数字锁相环,用vhdL或V语言.
上传时间: 2013-12-15
上传用户:dsgkjgkjg
资源简介:用一片CPLD实现数字锁相环,用vhdL或V语言.
上传时间: 2013-12-24
上传用户:l254587896
资源简介:用一片CPLD实现数字锁相环,用vhdL或V语言.
上传时间: 2014-01-07
上传用户:金宜
资源简介:基于vhdL的全数字锁相环的设计 有关键部分的源代码 hehe !
上传时间: 2015-12-18
上传用户:hgy9473
资源简介:使用vhdL语言进行设计DPLL(数字锁相环)的相关文件
上传时间: 2013-12-25
上传用户:Miyuki
资源简介:一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计
上传时间: 2014-02-11
上传用户:xwd2010
资源简介:在过去的十几年间,FPGA取得了惊人的发展:集成度已达到1000万等效门、速度可达到400~500MHz。随着FPGA的集成度不断增大,在高密度FPGA中,芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在,解决时钟延时...
上传时间: 2013-07-06
上传用户:LouieWu