verilog编写的流水线模块
资源简介:verilog编写的流水线模块
上传时间: 2015-03-09
上传用户:杜莹12345
资源简介:verilog编写的alu模块
上传时间: 2015-03-09
上传用户:qb1993225
资源简介:verilog编写的计算百分比模块
上传时间: 2013-12-17
上传用户:wang0123456789
资源简介:verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且 用测试模块来验证状态是否正确工作
上传时间: 2015-07-14
上传用户:ggwz258
资源简介:verilog 编写的pic16c5x时钟模块
上传时间: 2015-10-25
上传用户:xiaodu1124
资源简介:用verilog编写的高速8路并行dds模块,用于与高速da(1ghz或以上)接口产生任意频率正弦波,模块已经经过工程验证,用于产品中。
上传时间: 2014-01-04
上传用户:ruan2570406
资源简介:用verilog编写的4位ALU,由算术运算模块、逻辑运算模块、选择模块组成
上传时间: 2014-01-04
上传用户:Amygdala
资源简介:由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。
上传时间: 2014-08-29
上传用户:luopoguixiong
资源简介:使用verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
上传时间: 2013-08-12
上传用户:ljt101007
资源简介:verilog 编写的I2c协议程序,用于cpld读写EEPROM
上传时间: 2013-08-31
上传用户:csgcd001
资源简介:用verilog编写的多功能数字钟
上传时间: 2015-02-25
上传用户:王者A
资源简介:这是一个很好的verilog 编写的8位RISC CPU源码(可做为MCU),并且包括完整的C 语言的测试代码。
上传时间: 2014-01-05
上传用户:李梦晗
资源简介:verilog编写的32位浮点加法器
上传时间: 2015-03-09
上传用户:372825274
资源简介:verilog编写的全功能串口
上传时间: 2014-02-11
上传用户:Breathe0125
资源简介:加法器(使用verilog编写的),虽然简单,但是这也是学习verilog最基础的东西!希望大家一起学习!
上传时间: 2013-12-10
上传用户:410805624
资源简介:用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看
上传时间: 2015-03-31
上传用户:lxm
资源简介:采用verilog编写的串口通信程序,采用了状态机设计!程序简单,消耗资源少
上传时间: 2014-12-08
上传用户:yd19890720
资源简介:verilog编写的M序列发生器,希望能对大家带来帮助。
上传时间: 2014-01-11
上传用户:zhliu007
资源简介:VHDL语言编写的中断模块,是个一般性的设计,可以很容易修改到你自己的设计中去.
上传时间: 2015-06-03
上传用户:英雄
资源简介:一个非常简单的cpu设计的原代码,是用verilog编写的
上传时间: 2014-12-08
上传用户:siguazgb
资源简介:用verilog编写的pci——rtl级。
上传时间: 2015-06-06
上传用户:亚亚娟娟123
资源简介:一个用verilog编写的模拟交通灯控制的源代码。模拟在十字路口的双向交通灯。
上传时间: 2014-01-21
上传用户:ljmwh2000
资源简介:一个用verilog编写的编帧、解帧及码速匹配的程序,相当经典
上传时间: 2015-06-22
上传用户:66666
资源简介:用verilog编写的程序,用来计算误码率的,可以在编码和解码过程中用的到的!
上传时间: 2013-12-25
上传用户:zhyiroy
资源简介:verilog编写的简单异步串口 完全原创,站长请查看内容
上传时间: 2014-01-13
上传用户:LouieWu
资源简介:verilog 编写的I2c协议程序,用于cpld读写EEPROM
上传时间: 2015-08-08
上传用户:Thuan
资源简介:用verilog编写的fir滤波器程序,开发环境可以用ise quartus或active hdl等
上传时间: 2015-08-21
上传用户:英雄
资源简介:拿verilog编写的som(自适应神经网络算法),用于障碍物检测,基于FPGA可综合实验,已经在altera的cylcone上实现
上传时间: 2014-01-27
上传用户:坏坏的华仔
资源简介:一个关于MEMORY设计的原代码,使用verilog编写的 希望对大家有些帮助
上传时间: 2013-12-24
上传用户:change0329
资源简介:用verilog编写的risc mcu
上传时间: 2015-10-25
上传用户:baiom